供电链路上有一颗芯片几乎每个硬件工程师都绕不开它输入 5V输出 3.3V中间那几毫米的走线上它默默把电压钉死。LDO 线性稳压器看起来是三端器件里最简单的一种两片电容加一根线就能工作可真要把它用稳参数表上那些互相拉扯的数字能把人劝退——压差、静态电流、PSRR、输出噪声、负载瞬态、环路稳定性每挑一个都要在别的指标上做让步。我做板子这些年被 LDO 坑过的次数不比开关电源少样机在实验室跑得好好的一到低温就起振换个封装的电容输出纹波突然涨到 300mV标称 800mA 的型号跑到 500mA 就烫得摸不住。这些问题很少写在数据手册首页的典型应用里全得靠自己一点点摸出来。这篇内容把LDO 线性稳压器原理与应用详解拆成从原理到落地的完整链路从内部四个模块讲起把每个参数的实际意义、计算过程、外围元件选型、热设计与布局规矩、以及常见故障的排查路径都说清楚。不管你是刚接触电源设计的新手还是想把踩过的坑系统梳理一遍的老手下面这些内容应该都能直接拿去用。1. LDO 到底是个什么东西什么时候该用它1.1 从一颗芯片的供电链说起一块典型的数据采集板外面进来一路 5V板子上可能并存着五六种电压数字部分要 3.3V 和 1.8V模拟前端要干净的 5VADC 的基准缓冲要 3.0V运放可能还要一组负压。这些电压的来源分两类开关电源负责大跨度变换和大电流LDO 负责最后一小段把已经比较接近的电压“磨平”。这个分工不是随便定的它来自两种拓扑的物理本质差别。开关电源的核心是储能元件周期性吞吐能量效率能做到 90% 以上但开关动作本身就在输出上留下一层纹波频率通常在几百 kHz 到几 MHz还会通过电感和 PCB 走线往外辐射。LDO 的核心是一个工作在线性区的调整管本质上就是一个受误差放大器控制的可变电阻把它串联在输入和输出之间多余的能量全部以热的形式消耗掉。这个工作方式决定了它效率不高但也决定了它输出上没有开关动作——只要输入端够干净输出就干净噪声可以低到几十微伏量级。用一个生活化的类比开关电源像水泵往水塔里打水靠水位高度差供水水在管子里是脉冲式涌动的LDO 像一个精密减压阀前端水压有波动后端出水口始终恒定代价是多余的水压全部在阀芯上变成了热。水塔方案省电但水压脉动减压阀方案稳定但发热。工程上多数时候是串联使用水泵先把水打到稍高一点的位置减压阀再精修最后那一段。所以 LDO 的定位非常明确它解决的是这么几类问题输入输出电压差不大通常 0.3V 到 3V 之间、负载电流不大几十 mA 到 1A 量级、对输出噪声和纹波要求苛刻、或者空间极其紧张放不下电感。这几个条件同时成立的时候选 LDO 基本不会有太大争议。1.2 LDO 与开关电源的取舍边界很多人问过同一个问题既然 LDO 这么简单为什么不全用 LDO答案在效率公式里。LDO 的输入电流约等于输出电流忽略静态电流所以它的效率近似等于 Vout/Vin。5V 转 3.3V理论效率上限 66%12V 转 3.3V上限只有 27.5%剩下 72.5% 全部变成热。一颗 12V 转 3.3V、输出 500mA 的 LDO光耗散功率就有 4.35W别说小封装连 TO-220 加上散热片都吃力。反过来说开关电源在噪声上的短板也很硬。手机射频前端、高精度 ADC 的基准、音频功放的前级、传感器的模拟供电这些位置对 100kHz 到 10MHz 频段的干扰极其敏感纹波超过几百微伏就可能把有效位数吃掉一两位。这时候常见的做法是“开关电源 LDO”两级前级开关电源把 12V 降到 4V 左右效率做到 88%后级 LDO 从 4V 降到 3.3V压差只有 0.7V效率 82.5%两级串联总效率约 72%。这个数字看起来一般但比单级 LDO 从 12V 直降的 27.5% 好太多了同时还拿到了干净输出。下面这张表是我做选型时常用的对照把关键维度摆在一起看就很清楚对比维度LDO 线性稳压器开关电源效率约等于 Vout/Vin压差越大越差通常 80%~95%与压差关系小输出噪声几十 μVrms 量级可做很低通常几百 μV 到几 mV含开关纹波PSRR中低频优秀高频段衰减无明显 PSRR 概念靠后级滤波外围元件两只电容可能加一只前馈电容电感、输出电容、补偿网络、二极管占板面积极小适合紧凑布局较大电感高度常是限制因素发热全部压差变成热是主要限制发热小但开关损耗随频率上升瞬态响应受环路带宽限制恢复较慢受环路带宽与占空比限制可做很快EMI基本无辐射需要布线与屏蔽配合成本低尤其是小电流场合中等含电感与电容典型位置噪声敏感负载、后级精修、小电流辅助轨主变换、大电流轨、宽压差场合表格里有一项容易被忽视LDO 的瞬态响应其实不如开关电源。这听起来反直觉因为大家默认线性器件更“稳”。但瞬态响应的本质是环路带宽和输出电容的乘积决定LDO 的功率管是线性工作的栅极电容大、跨导有限环路带宽往往只能做到几十 kHz 到几百 kHz负载电流突变时输出电容先顶上然后环路慢慢把电压拉回来。开关电源的环路带宽可以做到开关频率的 1/10配上大电感储能反而能抗住更猛的负载跳变。所以给射频功放这种脉冲负载供电时不是简单加个 LDO 就完事得算输出电容和负载瞬变斜率。2. 拆开内部看原理四个模块撑起一个稳压器2.1 调整管的选择决定了压差与效率打开任何一颗 LDO 的内部框图核心无非四个部分调整管、误差放大器、基准电压源、反馈分压网络。其中调整管的类型直接决定了这颗器件能不能叫“低压差”。早期三端稳压器用的是 NPN 达林顿结构输出管需要比输入高至少 1.5V 到 2V 的基极驱动电压所以压差动辄 2V 以上。后来 PNP 结构把压差压到 0.5V 到 1V再到PMOS 调整管压差可以做到 100mV 到 300mV 量级。PMOS 的好处是栅极电压只要比源极低一个 Vgs(th) 就能导通不需要额外的升压电路驱动结构简单、静态电流小。它的代价是载流子迁移率低同样导通电阻下芯片面积要大不少而且 PMOS 的共源结构对输入端纹波的抑制能力天然弱于共漏结构这也是为什么很多 PMOS LDO 的 PSRR 在低频段虽然好看到了几百 kHz 之后掉得很快。NMOS 调整管是另一条路线。NMOS 的迁移率是 PMOS 的两三倍同等面积下导通电阻更低压差可以做到 50mV 甚至更低特别适合 1.8V 转 1.2V、3.3V 转 2.5V 这类压差本来就小的场合。但 NMOS 做调整管有个硬伤它的源极在输出侧要让它导通栅极电压必须高于 Vin Vgs比输入还高。解决办法是内置电荷泵或者偏置升压电路这就让芯片复杂度、静态电流和噪声都上去了。电荷泵本身是个开关电路会在输出上引入时钟馈通低噪声场合要做额外处理。我在实际项目里挑调整管类型判断依据基本是三条线压差预算小于 300mV 直接看 NMOS 或者专用低 dropout 的 PMOS压差有 500mV 以上余量普通 PMOS 就够静态电流还能做得更小负载电流超过 1A 就要重新算散热这时候调整管的导通电阻 Rds(on) 直接决定压差压差等于 Iout 乘以 Rds(on)500mA 电流下 200mΩ 的导通电阻就是 100mV 压差这个数必须从手册的 dropout 曲线里核实不能只看首页标称值。2.2 误差放大器与反馈网络稳压的大脑误差放大器是整个环路的“大脑”。它把反馈网络分压后的电压和内部基准做比较差值放大后去驱动调整管的栅极。反馈网络就是两个电阻组成的分压器输出电压由这个经典关系式决定Vout Vref × (1 R1/R2)其中 Vref 是内部基准常见值有 0.8V、1.2V、1.25V 几档。这个式子看似简单实际选电阻的时候有两个隐含约束。第一个是分压电流R1 和 R2 上流过的电流会直接从输入取电如果为了省电把阻值做得很大比如兆欧级分压电流是小了但反馈节点的阻抗变高容易捡拾噪声同时误差放大器的输入偏置电流会在高阻节点上产生额外误差。常规做法是让分压电流落在 10μA 到 100μA 之间取 Vout 除以这个电流得到 R1R2 的总阻值再按比例分配。第二个是前馈电容在 R1 上并一只小电容 Cff 可以在环路里造一个零点改善相位裕度和瞬态响应这个后面单独讲。基准电压源通常用带隙结构输出 1.2V 左右温漂可以做到 10ppm/°C 到 50ppm/°C。这里有个常见误区很多人以为 LDO 的输出精度就是基准精度其实还有误差放大器的失调电压、分压电阻的比值误差、负载调整率、线性调整率一起叠加。手册首页标的“±1%”通常是 25°C 下的初始精度全温区加上各种调整率之后实际 worst case 可能要放宽到 ±2.5% 甚至 ±3%。给 MCU 供电无所谓给 ADC 基准供电就要把这些都算进去。2.3 保护电路与使能控制不显眼但很关键除了上述三个模块现代 LDO 还会塞进一堆保护功能过流限流输出短路时把电流钳在某个值防止烧毁、过温保护结温超过 150°C 左右关断输出、欠压锁定 UVLO输入低于阈值时不启动避免输出乱跳、反向电流保护输出电容电压高于输入时防止倒灌、软启动限制上电时的浪涌电流。这里面最容易被忽略的是软启动和反向电流保护。软启动缺失的后果是上电瞬间误差放大器全力驱动调整管输出电容被瞬间大电流充电这个浪涌电流可能触发前级电源的过流保护导致整板起不来。反向电流的问题更隐蔽输出侧挂了大电容比如给电机驱动或者大容量去耦输入电源掉电时输出电容上的电压高于输入电流会从输出倒灌回输入倒灌路径可能是调整管的体二极管也可能是内部寄生通路轻则把输入轨拉高影响其他电路重则损坏芯片。需要这种场景的话选型时要明确确认手册里有“reverse current protection”描述或者外加一只肖特基二极管做旁路。使能脚 EN 看着简单实际也有讲究。多数 LDO 的 EN 阈值是相对 Vin 的百分比或者是一个固定的绝对电压。如果前级控制信号的摆幅和 Vin 不匹配比如 Vin 是 5V 而 EN 由 1.8V 逻辑驱动就可能出现“以为开了其实没开透”的情况芯片处于半导通状态输出既不到标称值又发热。这种情况下要么加电平转换要么选 EN 阈值足够低的型号。3. 参数表上的每一项都在说什么3.1 压差、静态电流与效率的真实算法数据手册第一页的几行大字里dropout voltage是最容易误读的。标称“200mV 500mA”的意思是输出 500mA 时输入电压降到比输出电压高 200mV 的位置芯片还能勉强维持稳压。换句话说如果你要输出稳定的 3.3V输入至少要给到 3.5V而且要留余量——手册里的 dropout 通常是典型值全温区、全批次可能涨到 300mV 以上。我的习惯是把这个数乘以 1.5 再留 100mV 设计余量也就是要输出稳定 3.3V输入设计上按 3.8V 起步算。静态电流 Iq是另一个高误区参数。它指的是空载时芯片自身消耗的电流。这个值在轻载场合极其重要因为 LDO 的实际输入电流是 Iout Iq轻载时 Iq 占比可以超过一半。一颗 Iq 只有 1μA 的超低功耗 LDO 和一颗 Iq 5mA 的老式器件在 1mA 负载下的效率差距是数量级的。电池供电的待机电路这个参数往往比 dropout 还重要。效率的实际算法我一般写成这样η (Vout × Iout) / (Vin × (Iout Iq)) × 100%用一个具体数字走一遍。Vin 5VVout 3.3VIout 100mAIq 50μAη (3.3 × 0.1) / (5 × (0.1 0.00005)) × 100% ≈ 65.95%如果换成 Iq 5mA 的老器件η (3.3 × 0.1) / (5 × 0.105) × 100% ≈ 62.86%负载 100mA 时差距只有 3 个百分点但把负载换成 1mAIq 50μA 时η ≈ (3.3×0.001)/(5×0.00105) ≈ 62.9%Iq 5mA 时η ≈ (3.3×0.001)/(5×0.006) ≈ 11%差距一下就出来了。所以选型时一定要把实际负载曲线画出来别只看满载效率。3.2 PSRR 与输出噪声两个经常被混为一谈的指标PSRR电源抑制比描述的是输入端纹波有多少被衰减到输出。单位是 dB数值越大抑制能力越强。60dB 意味着输入 1V 的纹波在输出只剩 1mV80dB 则是 0.1mV。但 PSRR 是频率的函数手册里会给一条曲线通常 1kHz 时能有 60~80dB100kHz 掉到 40dB 左右1MHz 可能只剩 15~20dB。很多人在低频段看了曲线就放心了结果后级开关电源的纹波在 500kHz正好落在 PSRR 的低谷。还有两个隐含条件要盯住PSRR 是随负载电流和压差变化的。同一颗器件压差 1V 时的 PSRR 明显好于压差 0.2V 时因为调整管在深线性区的增益更高。负载电流增大时 PSRR 也会下降。所以手册曲线图必须看清楚测的是哪个工作点别拿 1V 压差的数据去套 0.3V 压差的实际电路。输出噪声是另一回事指的是芯片自身产生的噪声输入端很干净时输出上仍然存在的那部分。单位通常是 μVrms测试带宽一般标注为 10Hz 到 100kHz。低噪声 LDO 能做到 10μVrms 以内普通器件在 100μVrms 到 500μVrms 之间差距很大。噪声和 PSRR 的关系可以这么理解PSRR 是“挡外面的坏东西”噪声是“自己家里产生的坏东西”。给高精度 ADC 供电时两者都要看但对开关电源后级的场合PSRR 更关键对电池直接供电或者前级已经很干净的场合自身噪声更关键。算一下 ADC 供电对噪声的要求。一颗 16 位 ADC满量程 5V1LSB 对应 5V / 65536 ≈ 76μV。要让噪声不影响有效位数供电噪声峰值最好控制在 1LSB 的一半以内也就是 38μV 峰值左右换算成有效值大约 13μVrms假设噪声近似高斯分布峰值约为有效值的 3 倍。这个量级下普通 200μVrms 的 LDO 直接出局必须上低噪声型号而且输出还要加 RC 或者 LC 滤波。3.3 线性调整率、负载调整率与瞬态响应线性调整率line regulation衡量输入电压变化时输出的稳定程度单位常见为 mV/V 或者百分比。这个参数在输入来自电池的场合很重要电池从 4.2V 放到 3.5V输出要纹丝不动。负载调整率load regulation衡量负载电流变化时输出的稳定程度单位常见为 mV/A 或者百分比。它反映的是直流增益大小和瞬态响应不是一回事。瞬态响应load transient是动态指标衡量负载电流发生阶跃变化时输出电压跌落或过冲的幅度和恢复时间。手册里会给出一个波形图标着“ΔVout 50mV 100mA→500mA, 1A/μs”。这个参数在实际应用里比负载调整率重要得多因为数字电路和射频功放的负载本来就是脉冲式的。瞬态跌落的粗略估算可以这么做在环路响应之前负载突变所需的电荷完全由输出电容提供。假设环路响应时间是 t电流阶跃 ΔI电容 C那么ΔV ≈ (ΔI × t) / C ΔI × ESR举例ΔI 300mA环路响应时间按 10μs 估C 10μFESR 5mΩ那么第一项是 0.3A × 10μs / 10μF 300mV第二项只有 1.5mV。可见电容容量对瞬态跌落的影响远大于 ESR。把电容加到 22μF第一项降到 136mV。这就是为什么给脉冲负载供电时工程师会不计成本地堆输出电容。3.4 关键参数速查表把上面这些整理成一张表选型时对着填参数含义典型关注点常见误区Dropout维持稳压所需的最小输入输出压差全温区最坏值通常比典型值大 50%只看典型值不留余量Iq空载自身消耗电流轻载效率的关键电池设备必看忽略它只算 Vout/VinPSRR对输入纹波的抑制能力看实际工作频率点看对应压差与负载只看 1kHz 的漂亮数字输出噪声自身产生的噪声μVrms注意测试带宽与 PSRR 混为一谈Line Reg输入变化对输出的影响电池供电场景重点看与 PSRR 混淆Load Reg负载直流变化对输出的影响反映直流增益当成瞬态性能指标瞬态响应负载阶跃时的跌落与恢复与输出电容强相关以为换个芯片就能解决精度全条件输出电压偏差初始精度温漂调整率叠加只看首页 ±1%表里“精度”那一行值得单独说一下。手册首页的精度通常只包含 25°C 下的基准和分压误差全温区还要叠上基准温漂、误差放大器失调漂移、线性调整率和负载调整率。我把这些加起来才算真实精度一般会比标称值大一倍以上。给 MCU 这类容忍度高的负载供电不用纠结给 ADC 或者精密运放供电时这个累积误差必须认真算。4. 稳定性与外围元件为什么会振荡4.1 环路与输出电容 ESR 的关系LDO 内部是个负反馈环路凡是环路就有相位裕度问题。误差放大器和调整管构成主极点如果增益在高频段还没降到 0dB 时相位已经转了 180°就满足振荡条件。经典的补偿思路是在输出端引入一个零点来抬相位。这个零点的位置由输出电容和它的等效串联电阻决定fz 1 / (2π × ESR × Cout)老一代 LDO尤其是 PNP 调整管那批的补偿设计强烈依赖这个零点手册里会明确写出“输出电容 ESR 需在 0.1Ω 到 10Ω 之间”。这类器件在设计时把内部主极点放在很低的频率靠外部 ESR 零点来补相位。问题来了现代多层陶瓷电容MLCC的 ESR 极低10μF 的 0805 封装常温下 ESR 可能只有 2mΩ 到 5mΩ零点被推到几百 kHz 之外等于没有环路相位裕度不足输出就会持续振荡或者在上电、负载跳变时振铃。我遇到过最典型的一次某款 5V 转 3.3V 的老式 LDO原设计用 10μF 钽电容工作正常。后来为了降成本换成同容量的 MLCC样机批量下线后有大约三成出现输出纹波异常示波器上看是 200kHz 左右的自激振荡幅度 150mV 上下。加一只 0.5Ω 的电阻串在电容上问题立刻消失。这就是 ESR 过低导致的相位裕度不足。所以选型时有条硬规矩必须先确认器件对手册里输出电容 ESR 的要求再决定用电容类型。如果手册写了“stable with ceramic capacitors”或者内部有专门针对低 ESR 的补偿那就可以放心用 MLCC没写的话要么串电阻要么老老实实用钽电容或者电解电容。4.2 陶瓷电容时代的补偿设计与前馈电容现代 LDO 大多做了内部补偿直接标称“陶瓷电容稳定”但也不是随便抓一只 MLCC 就能用。这里有几个实际约束第一是容量与偏置电压的关系。MLCC 的 Class II 介质X5R、X7R在直流偏置下容量会大幅下降。标称 10μF 的 0603 X5R在 3.3V 偏置下实际容量可能只剩 5μF 到 6μF温度从 25°C 降到 -40°C 还要再掉 15% 到 20%。所以做稳定性校核时要按最坏情况下的有效容量来算不能按标称值。我一般把标称值打个六折去核对手册要求的最小容量。第二是容量精度。X5R 的容差普遍是 ±10% 到 ±20%加上偏置和温度实际有效容量可能只有标称值的一半。手册如果写“最小 4.7μF”你上 4.7μF 标称值的电容是不够的得上 10μF 才稳妥。第三是前馈电容 Cff。在反馈分压的上臂电阻 R1 上并联一只小电容可以在环路中引入一个零点位置大致为fz 1 / (2π × R1 × Cff)同时它还会在更高频率引入一个极点。合理设置这个零点可以显著提升相位裕度和负载瞬态响应。典型取值在 10pF 到 100pF 之间需要配合 R1 的阻值来算。R1 100kΩ、Cff 22pF 时零点约在 72kHz这个位置对多数几百 kHz 带宽的 LDO 来说是合适的。但 Cff 不是万能药用错了反而坑。它会放大高频段的增益把输入端的噪声更多地传递到输出降低高频 PSRR。所以低噪声、高 PSRR 场合要慎重或者把 Cff 取小一些。另外 Cff 太大会让启动时的输出电压上升变慢甚至出现台阶。实际调试时我通常这么干先不加 Cff用示意波器看负载阶跃响应如果发现恢复过程有明显的振铃或者过冲说明相位裕度不足从 10pF 开始往上试每次翻倍直到波形变干净为止。有条件的用频响分析仪测环路增益曲线更直接看相位裕度是不是在 45° 以上理想值是 60° 到 70°。5. 热设计与布局LDO 最容易被忽视的两件事5.1 功耗与结温的完整计算LDO 的发热几乎全部集中在调整管上耗散功率的完整表达式是Pdiss (Vin - Vout) × Iout Vin × Iq多数情况下第二项可以忽略但当输入电压高、静态电流大时不能省。这个功率全部要通过封装散出去结温的计算是Tj Ta Pdiss × Rθja其中 Rθja 是结到环境的热阻取决于封装、焊盘面积、铜箔层数和是否有散热过孔。几个常见封装的量级参考SOT-23-5 大约 250°C/WSOT-89 大约 100°C/WSOT-223 大约 60°C/W带散热焊盘的 DFN 或者 QFN 在良好铺铜下可以做到 40°C/W 甚至更低。这些数字随 PCB 设计变化极大手册里的值通常是 JEDEC 标准板测出来的实际板子上如果铜箔面积不够热阻会明显高于手册值。写个计算脚本方便复用def ldo_thermal(vin, vout, iout, iq, rth_ja, ta, tj_max125): pd (vin - vout) * iout vin * iq tj ta pd * rth_ja margin tj_max - tj return { Pdiss_W: round(pd, 4), Tj_C: round(tj, 1), Margin_C: round(margin, 1), Pass: margin 20 } # 场景一5V 转 3.3V200mASOT-23-5 封装 print(ldo_thermal(5.0, 3.3, 0.2, 50e-6, 250, 25)) # 场景二同样条件换成 SOT-89 封装 print(ldo_thermal(5.0, 3.3, 0.2, 50e-6, 100, 25)) # 场景三12V 转 3.3V500mASOT-223 封装 print(ldo_thermal(12.0, 3.3, 0.5, 5e-3, 60, 25))第一个场景算出来 Pdiss 0.34WTj ≈ 110°C余量只有 15°C在实验室常温下能跑一旦环境温度升到 50°C 就逼近极限属于“能用但不该这么用”第二个场景同样功率下 Tj 只有 59°C余量充足第三个场景 Pdiss 高达 4.36WTj 会飙到 286°C直接不可能工作这种情况下必须换方案要么用开关电源预降压要么把负载电流降下来。我给自己定的规矩是常温下算出来的 Tj 必须留 20°C 以上余量并且还要在最高环境温度下重新校核一遍。手持设备内部温升轻松到 20°C 以上工业设备要求 -40°C 到 85°C 全温区工作这些都要算进去。另外别忘了封装的热阻是在焊盘充分铺铜的前提下测的如果 LDO 周围被高元件围住、散热空间不足实际热阻会更高。还有一个容易被忽略的点热保护的触发温度通常比 Tj_max 低。很多芯片标称 Tj_max 125°C但热关断阈值设在 150°C 到 160°C意味着 125°C 到 150°C 之间芯片还能工作但已经超出规格。设计时不能拿热关断当保护伞那是最后一道防线不是正常工作区间。5.2 PCB 布局的几条硬规矩LDO 的布局不难但有几条规矩是必须守的违反了不会立刻出问题只会在某些批次、某些温区、某些负载条件下出问题排查起来极其费劲。第一条输入输出电容必须紧贴芯片引脚回路面积最小化。电容的地要直接连到芯片的地中间不要有长走线。输入电容的作用是提供瞬态电流和滤除输入纹波如果它离芯片 5mm 远走线电感在高频段就把它和芯片隔离开了等于没装。输入电容的地回流路径尤其关键理想情况是芯片地、输入电容地、输出电容地在芯片下方形成一块完整的铜皮。第二条反馈点在负载端不在输出电容端。如果 LDO 输出离负载比较远超过几厘米走线上有电阻和电感负载端的电压会比电容端低。远程取样sense 线接负载端可以补偿这部分压降但前提是器件支持。不支持远程取样的就在输出电容处取反馈然后把输出电容尽量靠近负载放。别让反馈走线穿过开关电源或者大电流走线下方那是噪声的搬运工。第三条散热焊盘必须打过孔阵列。DFN 和 QFN 封装的散热焊盘在底部热量靠过孔传到内层和背面铜皮。过孔数量决定了热阻通常 4 到 9 个 0.3mm 的孔孔壁镀铜要够。只在顶层铺一块铜皮而不打过孔热阻几乎没有改善。第四条别把 LDO 放在热源旁边。板子上有功率电感、功率 MOS、大电流走线的地方局部温升可能比环境高 30°C 以上。LDO 本来就靠散热活着再放在热源旁边等于把余量直接吃掉。第五条可调版本的取样电阻要靠近芯片。ADJ 或者 FB 引脚是高阻节点走线长了容易捡噪声也会引入额外寄生电容影响环路。分压电阻的接地点必须接在芯片的模拟地不要接到功率地上。我踩过最隐蔽的一次坑是地平面分割造成的。板子上模拟地和数字地分成两块LDO 的输入电容地接在数字地上输出电容地接在模拟地上两地之间只有一个细长的连接点。结果 LDO 的输出纹波比预期大了十倍查了很久才发现是回流路径绕远导致的共模干扰。后来把 LDO 全部放在模拟地一侧输入电容和输出电容的地统一接模拟地问题消失。6. 实战排查几个真实遇到的坑6.1 上电过冲与启动异常上电过冲的表现是给输入端加电的瞬间输出冲高到标称值之上再慢慢回落。幅度从几十毫伏到几百毫伏都有可能严重时会把后级 1.8V 器件打到 2.5V造成闩锁或者永久损伤。成因主要有两个。一是缺少软启动误差放大器上电瞬间全力开火输出电容被大电流充电环路还没建立起来就冲过头了二是输出电容太小、负载太轻这种情况在没有负载的调试板上特别常见因为环路在没有负载时阻尼最小。对策有三条选带软启动的型号在输出端加最小负载电阻通常几百欧到几 kΩ保证环路有阻尼加大输出电容。我一般会在样机上预留一个 1kΩ 的下拉电阻位置调试时焊上量产时根据实测决定留不留。启动异常的另一种表现是输出起不来或者反复重启。除了前级供电能力不足还要检查 EN 脚的电平是否干净。如果 EN 是通过一个高阻电阻上拉到 Vin而板上其他地方有漏电流EN 电压可能在阈值附近徘徊芯片在启停之间反复切换输出看起来像锯齿波。用示波器同时看 Vin、EN、Vout 三条线一眼就能定位。6.2 负载瞬变跌落与恢复负载瞬变的问题通常出现在这样两种场合数字电路从休眠唤醒电流从 μA 跳到几百 mA射频功放发射时脉冲电流达到安培级。表现为输出瞬间跌落几十到几百毫伏恢复时间从几 μs 到几十 μs 不等。如果跌落幅度超过后级的欠压阈值MCU 就会复位射频链路就会掉包。排查顺序我一般是这样的先看跌落幅度是否和输出电容容量对得上用手册里的瞬态波形和实测波形对比估算有效容量再看恢复过程有没有振铃有振铃说明相位裕度不足考虑加 Cff 或者调整输出电容最后看输入侧是否也被拉低如果输入端同时跌落说明前级电源的瞬态能力不够或者走线阻抗太大这时候要在输入端加大电容或者缩短走线。有个细节值得单独提示波器探头的地线夹子本身会引入误差。测量几十毫伏的瞬态跌落时探头地线夹子的电感会在快速边沿上产生几毫伏到几十毫伏的假信号看起来像振铃。正确做法是用弹簧地针探在地和测试点紧邻的位置别用长地线夹。6.3 常见问题速查表现象可能原因排查手段处理办法输出持续高频振荡输出电容 ESR 过低相位裕度不足换不同介质电容试验看频率是否变化串 0.1~1Ω 电阻换合适介质加 Cff上电输出过冲无软启动输出电容小空载示波器看 Vin/Vout 上电波形加软启动型号加最小负载加大 Cout输出纹波大且与输入同频PSRR 在该频段不足测量输入纹波频率对照 PSRR 曲线前级加 LC 滤波提高压差换高 PSRR 型号满载发热严重甚至热关断压差过大热阻过高算 Pdiss 与 Tj红外测温降低输入电压换大封装加散热过孔轻载时输出偏高或抖动低功耗模式下脉冲跳周期观察轻载波形看是否有脉冲群加最小负载选轻载稳定的型号输入掉电后输出反冲反向电流路径存在断电瞬间测输出与输入电压加反向保护二极管或选带保护的型号输出电压偏离设定值分压电阻误差反馈走线拾噪实测 FB 电压与计算值对比换 1% 精度电阻缩短反馈走线输出有低频周期性波动环路与负载或输入形成低频振荡改变负载和输入电容观察调整 Cff加大 Cout检查地回路多颗 LDO 相互干扰共用输入阻抗耦合分别单独供电对比输入加 RC 去耦分开供电路径这张表我一般在调试初期就贴在工作台上遇到现象先对号入座能省掉不少盲目换元件的时间。真正难查的往往不是单个问题而是两个问题叠加比如“ESR 不足引起振荡”加上“反馈走线拾噪”表现为输出既有高频振荡又有低频漂移这时候要把两个因素分开验证别一起改。7. 选型落地从一个供电需求倒推型号7.1 需求梳理清单选型不是打开目录挑参数最漂亮的而是先把需求钉死。我习惯按下面这张清单逐项填填完基本能筛掉九成型号输入电压范围最小值、最大值、典型值注意电池供电要考虑满电和欠压两端输出电压与精度标称值、全温区允许偏差、初始精度要求负载电流典型值、峰值、持续时间、跳变斜率允许压差最低输入时还能不能稳住输出效率或功耗预算轻载和满载分别要求多少噪声与 PSRR前级是什么电源纹波频率在哪后级能容忍多少瞬态要求负载阶跃幅度和允许跌落热环境最高环境温度、可用封装、周围热源静态电流是否有待机要求电池寿命怎么算特殊功能使能、电源良好指示、软启动、反向保护、输出放电外围元件能否用电容类型受限板上空间多大成本与供货批量价格、封装通用性、是否有替代料7.2 一步一步算给你看举个完整例子。某便携设备的传感板电池供电电压范围 3.0V 到 4.2V需要一路 2.8V 给模拟前端峰值电流 150mA待机电流 200μA前级是电池直供没有开关纹波环境温度最高 55°CPCB 空间只能放 SOT-23-5。第一步算压差。最低输入 3.0V输出 2.8V可用压差 200mV。这就要求 dropout 在 150mA、全温区下必须小于 200mV 再留余量实际按 130mV 以内去找。这一条直接筛掉了大部分普通 PMOS 器件得找专门的低压差型号。第二步算功耗和结温。最坏情况是电池满电 4.2V此时 Pdiss (4.2 - 2.8) × 0.15 0.21W。SOT-23-5 热阻按 250°C/W 算ΔT 52.5°C环境 55°C 时 Tj 107.5°C。这个值在 125°C 以下但余量只有 17.5°C偏紧。可以接受但要盯住或者在布局上把铜皮做大一些降低热阻。如果实测温升超预期就得考虑换 SOT-89 或者加散热措施。第三步算轻载效率。待机时负载 200μA如果选 Iq 1μA 的器件η ≈ (2.8×0.0002)/(3.7×0.000201) ≈ 75%如果选 Iq 50μA 的常规器件η ≈ (2.8×0.0002)/(3.7×0.00025) ≈ 60.5%。两者差 15 个百分点对待机时间有实际影响所以 Iq 这一项要卡在 10μA 以内。第四步看噪声和 PSRR。前级是电池没有开关纹波PSRR 要求可以放宽到 40dB 以上即可。但模拟前端对自身噪声敏感输出噪声要求控制在 50μVrms 以内这个需要专门的低噪声型号普通器件做不到。第五步看外围。锂电供电输入输出都希望用 MLCC 省空间所以必须确认手册写了“陶瓷电容稳定”。同时确认没有 ESR 下限要求。第六步看功能。需要使能脚用于整板电源管理需要输出放电功能保证断电后快速归零防止后级误动作。这几条卡下来型号范围就很窄了低压差、低 Iq、低噪声、陶瓷电容稳定、SOT-23-5 封装、带使能和输出放电。剩下就是比较价格和供货。这里有个现实的取舍要提醒低压差、低 Iq、低噪声这三个指标往往互相打架。低噪声设计需要环路增益高、带宽足静态电流就下不来超低 Iq 的器件为了省电会把偏置电流压到极低环路带宽和噪声性能都会变差。真遇到三个都要的场合通常的解法是分级主 LDO 满足低压差和电流能力后级再加一级 RC 或者 LC 滤波压噪声而不是指望一颗芯片全包。最后补充一个小技巧。选型阶段拿到样品后别急着焊到正式板上先做个评估小板把 LDO、输入输出电容、可调负载、几个测试点都留出来专门测三件事全负载范围的输出纹波、负载阶跃响应、满载两小时后的壳温。这三项测完基本能判断这颗器件在项目里靠不靠得住。我在评估板上还习惯把 Cff 和串联 ESR 电阻都留出焊盘位置调试时按需焊接省得改板。这些年做下来我对 LDO 最大的体会是它的原理不难难的是把手册上那些孤立的数字和实际电路里的温度、纹波、负载曲线对应起来。同一颗芯片在评估板上跑得漂漂亮亮换到实际板上可能因为一颗电容的介质、一段地的走法、一个封装的热阻就完全变样。所以每次设计我都会把热计算、电容选型、布局检查这三件事当成固定流程走一遍哪怕电路再简单也不省。真正省下来的时间是调试阶段不用对着示波器发呆的那几个通宵。