1. 什么是AXIAXI 表示 Advanced eXtensible Interface高级可扩展接口它是由 Arm 定义的接口协议包含在“高级微控制器总线架构 AMBA”标准中。AXI总线是一种高性能、高带宽、低延迟的片内总线。2. 分类AXI4 接口 (AMBA 4.0) 分 3 种类型AXI4 (AXI4-Full)用于满足高性能存储器映射需求。AXI4-Lite用于简单的低吞吐量存储器映射通信例如往来于状态寄存器的通信。AXI4-Stream用于高速流传输数据。注本文不涵盖 AXI4-Stream 相关内容。此处“AXI”表示 AXI3、AXI4 和 AXI4-Lite。注AXI3 接口与 Full AXI 接口接近。3. AXI读写通道AXI总线分为五个通道写地址通道包含AWVALIDAWADDR, AWREADY信号写数据通道包含WVALID, WDATAWSTRB, WREADY信号读地址通道包含ARVALID, ARADDR, ARREADY信号读数据通道包含RVALID, RDATA, RREADY, RRESP信号写应答通道包含BVALID, BRESP, BREADY信号额外还有系统通道包含ACLKARESETN信号通道 (channel) 是与 VALID 和 READY 信号关联的 AXI 信号的独立集合。4. AXI读取传输事务AXI 读取传输事务AXI 读传输事务需要在 2 条读取信道上发生多次传输。首先地址读通道 (Address Read Channel) 从主设备 (Master) 发送到从设备 (Slave)以便设置地址和部分控制信号。然后此地址的数据通过读数据通道 (Read data channel) 从从设备发送到主设备。请注意根据下图所示每个地址中可发生多次数据传输。此类型的传输事务称为突发 (burst)。5. AXI 写入传输事务AXI 写入传输事务需要在 3 条读取信道上存在多次传输。首先写地址通道 (Address Write Channel) 从主设备发送到从设备以便设置地址和部分控制信号。然后此地址的数据通过写数据通道 (Write data channel) 从主设备发射到从设备。最后写入响应通过写响应通道 (Write Response Channel) 从从设备发送到主设备以指示传输是否成功。写响应通道 (Write Response Channel) 上可能的响应值包括OKAY (0b00)正常访问成功。表示已成功完成正常访问EXOKAY (0b01)专属访问成功。SLVERR (0b10)从设备错误。已成功访问从设备但从设备希望向发端主设备返回错误条件例如数据读取无效。DECERR (0b11)解码器错误。通常由互连组件生成用于指示传输事务地址处没有任何从设备注读取传输事务同样包含响应值但此响应通过读响应通道 (Read Response Channel) 来发射6. AXI4 接口要求在 AXI4 规格中记录了部分要求。最值得注意的是断言 VALID (AxVALID/xVALID) 信号时它必须保持处于已断言状态直至从设备发出 AxREADY/xREADY 断言后出现上升时钟沿为止。发送信息的 AXI 接口的 VALID 信号不得从属于接收该信息的 AXI 接口的 READY 信号。但是READY 信号的状态可从属于 VALID 信号写响应必须始终位于所属的写入传输事务中最后一次写入传输之后读数据必须始终位于数据相关的地址之后从设备必须等待发出 ARVALID 和 ARREADY 断言后才能发出 RVALID 断言以指示该有效数据可用