1. 项目概述从“打孔”到“艺术”Cadence过孔操作的精髓在PCB设计这个行当里过孔Via就像电路板上的“毛细血管”和“立交桥”承担着连接不同信号层、提供回流路径、散热的关键任务。用Cadence Allegro进行高速、高密度板卡设计时如何处理过孔直接关系到设计的成败、生产的良率以及最终产品的性能。很多新手甚至一些有经验的工程师常常把“放置过孔”简单地等同于“在走线上点一下”这其实错过了Allegro提供的强大而高效的工具集。今天我们就来深挖一下Cadence Allegro中关于过孔操作的三个核心场景走线过孔、过孔复制和过孔阵列。这不仅仅是三个命令更是一套从基础布线到高效布局、从手动操作到批量处理的设计哲学。掌握它们你就能从“布线工”进阶为“布线艺术家”在应对复杂BGA芯片、密集差分对、严格阻抗控制的设计时游刃有余。2. 核心操作场景深度解析2.1 走线过孔布线流程中的无缝衔接走线过孔是PCB设计中最频繁的操作其核心目标是在布线过程中平滑、高效地将信号从当前层切换到目标层。在Allegro中这绝非一个孤立的命令而是一系列环境设置与交互操作的集成体现。2.1.1 环境预设与过孔库管理在开始布线前正确的预设是成功的一半。你需要进入Setup - Constraints - Physical Constraint Set或直接使用Constraint Manager为不同的网络或网络类Net Class分配特定的过孔。例如对于阻抗控制严格的50欧姆单端线或100欧姆差分对你可能会指定一个8mil/16mil的激光盲孔而对于普通的电源网络则可以使用更大的通孔如12mil/24mil以承载更大电流。注意很多设计错误源于过孔库Padstack不完整或路径错误。务必在Setup - Design Parameters - Design的Padpaths和Psmpaths中正确添加你的封装库和焊盘库路径。一个高效的技巧是将常用过孔的Padstack名称记录在一个文本文件中或通过User Preferences中的Ui - Browsers设置让Padstack浏览器默认按名称排序便于快速查找。2.1.2 动态过孔放置与快捷键流实际布线时效率是关键。假设你正在为一条信号线布线Route - Connect命令激活状态当需要换层时最流畅的操作是使用快捷键如F4切换层对需自定义或直接点击右侧选项栏中的目标层。此时Allegro会自动使用为该网络分配的默认过孔。你只需在目标位置单击过孔便自动打下走线也自动切换到新的层。高级技巧在打孔前可以按F3键或点击选项栏的“Toggle”图标来循环切换当前网络可用的过孔列表。这对于需要交替使用盲孔、埋孔和通孔的复杂HDI设计极其有用。2.1.3 过孔与走线优化的一体化处理打完过孔并不意味着结束。一个优秀的工程师会立刻考虑这个过孔对信号完整性和可制造性的影响。扇出Fanout对于BGA芯片通常使用Route - Create Fanout命令进行自动扇出。但手动调整时要注意过孔应打在焊盘的正后方扇出线尽可能短并立即连接到内层的布线通道。反焊盘Antipad与热风焊盘Thermal Relief在负片层如电源、地平面过孔与铜皮的连接方式由焊盘栈中的Anti Pad和Thermal Relief定义。对于需要良好电气连接和散热的电源过孔确保其热风焊盘连接臂足够对于需要隔离的高速信号过孔其反焊盘尺寸要足够大以减少平面层带来的寄生电容。推挤与平滑打完过孔后使用Slide命令F5平滑调整走线拐角和过孔位置确保间距满足DRC规则并使走线路径美观、电气性能最优。2.2 过孔复制效率提升的倍增器当设计中有大量重复的过孔排列模式时例如测试点、屏蔽过孔墙、特定结构的接地过孔组一个地打孔效率低下且容易出错。Copy命令在这里被赋予了新的内涵。2.2.1 基础复制与精确定位选中一个过孔按CtrlC然后CtrlV是最基本的操作。但关键在于粘贴时的定位。使用坐标在粘贴时在命令窗口直接输入绝对坐标如x 1000 1000或相对坐标ix 200 iy 200可以实现精确阵列复制。使用捕捉结合格点Grid和捕捉功能如捕捉到引脚、线段端点可以快速将过孔复制到一系列规则的位置上。2.2.2 高级复制技巧利用“选项”面板更高效的方法是使用复制命令的模式化选项。在执行复制操作时注意右侧的Options面板Copy origin选择抓取点可以是过孔的中心、边界等方便对齐。Lock direction锁定复制方向适合做直线排列。Angle设置旋转角度用于环形或特定角度的复制。Paste as这是一个强大功能你可以将复制的过孔“粘贴为”其他类型的过孔。例如将一个GND过孔复制后在Paste as下拉菜单中选择一个测试点过孔类型即可快速创建一排测试点。这要求目标过孔类型已在Padstack列表中。2.2.3 实战应用创建屏蔽过孔墙在高速信号线如差分对两侧放置接地过孔墙是抑制串扰和提供清晰回流路径的常用方法。手动放置费时费力。高效流程是在信号线一侧手动放置第一个和最后一个地过孔确保间距符合设计规则通常为线宽的2-3倍或根据仿真确定。选中第一个地过孔使用Copy命令。在Options面板中将Copy mode设为Linear线性。点击第一个过孔作为原点再点击最后一个过孔的位置。此时Allegro会弹出对话框询问在这两点之间要均布多少个过孔。输入数量后一整排间距均匀的过孔墙瞬间生成。再用同样的方法复制到信号线另一侧。2.3 过孔阵列规则化布局的终极武器对于大规模、高度规则化的过孔群如整个BGA区域下的扇出过孔、散热焊盘下的过孔阵列、金属外壳安装孔周围的接地过孔环Via Array或相关的自动化脚本是唯一高效的选择。2.3.1 使用“Via Array”工具Allegro提供了专门的Via Array功能Place - Via Array。虽然不如一些第三方SKILL脚本强大但对于规则矩形区域非常有效。参数设置在Options面板中你需要定义Via spacing: 过孔中心到中心的间距必须满足DRC的孔到孔、孔到线间距规则。Array boundaries: 定义阵列的矩形区域。Staggered rows: 是否交错排列像蜂窝一样这种布局能最大化过孔密度同时保持良好的铜皮完整性。Net assignment: 为所有生成的过孔分配网络。通常连接到地或电源网络。应用场景非常适合在大的电源/地铜皮区域放置过孔阵列以降低平面阻抗或在芯片散热焊盘下放置过孔阵列帮助导热到内层或背面。2.3.2 借助“Copy”与“Matrix”实现伪阵列对于非矩形区域或更复杂的模式可以结合Copy和Matrix粘贴。先复制一个过孔然后在命令窗口使用paste matrix命令或通过脚本指定行数rows、列数columns、行间距row pitch和列间距column pitch来创建阵列。2.3.3 SKILL脚本的威力真正的效率飞跃来自SKILL脚本。许多公司都有内部开发的SKILL程序用于一键完成复杂BGA的扇出和过孔阵列。对于个人用户可以学习基础SKILL或使用社区分享的脚本。例如一个脚本可以自动识别BGA器件根据预设规则如信号、电源、地网络分配不同的过孔类型完成扇出并在电源引脚周围自动添加去耦电容的放置孔和过孔。掌握甚至编写这样的脚本是成为Cadence高级用户的标志。3. 过孔背后的工程考量与设计原则操作技巧是“术”背后的工程原理是“道”。只知操作不明原理设计必然隐患重重。3.1 电流承载能力与过孔数量过孔不是理想的导体其铜壁有限存在直流电阻。一个常见的经验公式是过孔的载流能力大致等同于相同截面积的PCB走线。例如一个外径20mil、孔径10mil的过孔其铜壁截面积近似为π*(2010)/2 * 铜厚。对于1oz35μm铜厚其载流量可能只有1A左右。因此对于需要承载数安培电流的电源路径必须并联多个过孔。这就是为什么在电源芯片的输入输出电容附近你会看到成簇的过孔。在设计时应根据电流大小和温升要求计算所需过孔数量并使用过孔阵列来实现。3.2 信号完整性与过孔残桩对于高速信号特别是GHz级别过孔是一个重要的不连续点其寄生电感L和电容C会劣化信号质量引起反射和衰减。其中“残桩”Stub的影响尤为突出。残桩是过孔中未用于信号连接的那部分导体它就像一个天线会产生谐振和反射。对策对于关键高速信号优先使用背钻Backdrill工艺在制板时钻掉无用的残桩部分。在设计上尽量让高速信号走线使用层对安排使信号路径经过的过孔长度最短例如从Top层打到相邻的L2层避免穿越整个板厚。仿真验证对于极其敏感的链路必须使用Cadence Sigrity或类似的SI工具提取包含过孔模型的通道进行仿真评估其对眼图、S参数的影响。3.3 可制造性设计DFM规则过孔设计必须符合PCB工厂的工艺能力否则会导致良率下降甚至无法生产。孔径比Aspect Ratio板厚与钻孔直径之比。通常机械钻的孔径比不应超过10:1激光钻的孔径比要求更严格。过高的孔径比会导致钻孔偏移、断钻头、孔内镀铜不均。焊盘尺寸外层焊盘直径应至少比钻孔直径大0.2mm8mil以上以确保有足够的环宽Annular Ring防止破孔。内层焊盘在负片中即为热风焊盘和反焊盘尺寸也要相应调整。盖油与开窗过孔是否需要“盖油”阻焊层覆盖或“开窗”露出铜皮通常测试点过孔需要开窗以便探针接触其他过孔建议盖油防止焊接时锡流入造成短路也利于绝缘防护。这需要在焊盘栈的Soldermask层进行定义。4. 常见问题排查与实战心得即使掌握了所有命令和原理实战中依然会踩坑。下面是一些典型问题及解决思路。4.1 过孔无法放置或显示“DRC错误”问题布线时点击无法放置过孔或放置后立即出现DRC报错如间距不足。排查检查约束管理器确认当前走线的网络或网络类是否分配了过孔。路径Constraint Manager - Physical - Physical Constraint Sets - All Layers - Vias。检查过孔库路径确认Padstack列表中是否存在并可以预览该过孔。如果显示红色“X”说明库路径错误或文件缺失。检查间距规则特别是Via to Via和Via to Shape的间距是否设置过小当前放置位置是否违反了这些规则。可以使用Tools - Quick Reports - DRC Report来查看具体错误。检查层对设置当前层如Top和目标层如Bottom是否允许通过该类型的过孔连接有些盲埋孔只能连接特定层。4.2 复制过孔后网络属性丢失问题复制一个地过孔后新过孔变成了“No Net”或错误的网络。解决如果是在布线模式下Route - Connect复制新过孔通常会继承你当前正在布线的网络。确保复制前光标处于正确的网络飞线上。如果是在普通编辑模式下复制过孔不会自动继承网络。你需要手动使用Logic - Net Logic - Manual Route或Assign Net工具点击无网络的过孔再点击一个同网络的过孔或引脚为其分配网络。更优做法对于需要批量放置的同网络过孔如地过孔墙先使用Place - Manual模式下的过孔放置工具在Options面板中提前设置好网络如GND然后放置的每一个过孔都会自动属于该网络。4.3 过孔阵列导致铜皮被割裂问题在电源铜皮上放置密集的过孔阵列后铜皮被过孔的反焊盘“割”成了碎片影响电流通路和散热。解决调整反焊盘尺寸在保证电气隔离的前提下适当减小过孔在电源层负片中的反焊盘直径。但这需要谨慎需满足与同层其他网络的间距规则。使用正片铜皮对于核心电源层考虑使用正片Dynamic Copper而不是负片Negative Artwork。在正片上过孔与铜皮的连接是实心的除非你特意挖空不会出现割裂问题。然后通过设置铜皮的连接样式Edit - Properties选择Dyn_Thermal_Con_Type来控制过孔与铜皮是直接连接还是热风连接。优化阵列布局采用交错式Staggered阵列相比对齐式阵列能在相同过孔数量下为铜皮留下更多连续的电流通道。4.4 扇出过孔杂乱无章影响后续布线问题使用自动扇出功能或手动扇出后过孔排列不整齐占用大量布线通道。心得先规划后扇出不要一上来就对整个BGA进行自动扇出。先分析芯片的引脚定义和板子的层叠结构规划出主要的出线方向。例如将芯片旋转45度有时能获得更顺畅的出线通道。分网络扇出使用Allegro的Route - Create Fanout命令时在Options面板中可以勾选然后只框选地引脚进行扇出将其过孔打在芯片下方再框选电源引脚扇出最后处理信号引脚。这样可以将不同网络的过孔初步归类。手动调整是必须的自动扇出只是一个起点。你必须花时间手动调整过孔位置使其对齐到非布线栅格上为走线留出清晰的“通道”。这个过程虽然枯燥但对提升布线密度和整洁度至关重要。可以结合Move、Spin和Slide命令进行精细调整。最后关于过孔设计我个人最深的体会是永远要在“电气性能”、“可制造性”和“设计效率”三者之间寻找最佳平衡点。一个完美的过孔设计不是用了最先进的盲埋孔技术也不是打了最多最密的过孔而是用最合适的工艺、最简洁有效的布局可靠地实现了电路功能同时让板厂易于生产让自己和后续调试的同事易于理解与修改。每一次放置过孔前多问一句“这个孔非打不可吗有更好的层切换方案吗”长此以往你的设计功力必然大增。 Cadence Allegro过孔操作：从走线到阵列的PCB设计进阶指南
1. 项目概述从“打孔”到“艺术”Cadence过孔操作的精髓在PCB设计这个行当里过孔Via就像电路板上的“毛细血管”和“立交桥”承担着连接不同信号层、提供回流路径、散热的关键任务。用Cadence Allegro进行高速、高密度板卡设计时如何处理过孔直接关系到设计的成败、生产的良率以及最终产品的性能。很多新手甚至一些有经验的工程师常常把“放置过孔”简单地等同于“在走线上点一下”这其实错过了Allegro提供的强大而高效的工具集。今天我们就来深挖一下Cadence Allegro中关于过孔操作的三个核心场景走线过孔、过孔复制和过孔阵列。这不仅仅是三个命令更是一套从基础布线到高效布局、从手动操作到批量处理的设计哲学。掌握它们你就能从“布线工”进阶为“布线艺术家”在应对复杂BGA芯片、密集差分对、严格阻抗控制的设计时游刃有余。2. 核心操作场景深度解析2.1 走线过孔布线流程中的无缝衔接走线过孔是PCB设计中最频繁的操作其核心目标是在布线过程中平滑、高效地将信号从当前层切换到目标层。在Allegro中这绝非一个孤立的命令而是一系列环境设置与交互操作的集成体现。2.1.1 环境预设与过孔库管理在开始布线前正确的预设是成功的一半。你需要进入Setup - Constraints - Physical Constraint Set或直接使用Constraint Manager为不同的网络或网络类Net Class分配特定的过孔。例如对于阻抗控制严格的50欧姆单端线或100欧姆差分对你可能会指定一个8mil/16mil的激光盲孔而对于普通的电源网络则可以使用更大的通孔如12mil/24mil以承载更大电流。注意很多设计错误源于过孔库Padstack不完整或路径错误。务必在Setup - Design Parameters - Design的Padpaths和Psmpaths中正确添加你的封装库和焊盘库路径。一个高效的技巧是将常用过孔的Padstack名称记录在一个文本文件中或通过User Preferences中的Ui - Browsers设置让Padstack浏览器默认按名称排序便于快速查找。2.1.2 动态过孔放置与快捷键流实际布线时效率是关键。假设你正在为一条信号线布线Route - Connect命令激活状态当需要换层时最流畅的操作是使用快捷键如F4切换层对需自定义或直接点击右侧选项栏中的目标层。此时Allegro会自动使用为该网络分配的默认过孔。你只需在目标位置单击过孔便自动打下走线也自动切换到新的层。高级技巧在打孔前可以按F3键或点击选项栏的“Toggle”图标来循环切换当前网络可用的过孔列表。这对于需要交替使用盲孔、埋孔和通孔的复杂HDI设计极其有用。2.1.3 过孔与走线优化的一体化处理打完过孔并不意味着结束。一个优秀的工程师会立刻考虑这个过孔对信号完整性和可制造性的影响。扇出Fanout对于BGA芯片通常使用Route - Create Fanout命令进行自动扇出。但手动调整时要注意过孔应打在焊盘的正后方扇出线尽可能短并立即连接到内层的布线通道。反焊盘Antipad与热风焊盘Thermal Relief在负片层如电源、地平面过孔与铜皮的连接方式由焊盘栈中的Anti Pad和Thermal Relief定义。对于需要良好电气连接和散热的电源过孔确保其热风焊盘连接臂足够对于需要隔离的高速信号过孔其反焊盘尺寸要足够大以减少平面层带来的寄生电容。推挤与平滑打完过孔后使用Slide命令F5平滑调整走线拐角和过孔位置确保间距满足DRC规则并使走线路径美观、电气性能最优。2.2 过孔复制效率提升的倍增器当设计中有大量重复的过孔排列模式时例如测试点、屏蔽过孔墙、特定结构的接地过孔组一个地打孔效率低下且容易出错。Copy命令在这里被赋予了新的内涵。2.2.1 基础复制与精确定位选中一个过孔按CtrlC然后CtrlV是最基本的操作。但关键在于粘贴时的定位。使用坐标在粘贴时在命令窗口直接输入绝对坐标如x 1000 1000或相对坐标ix 200 iy 200可以实现精确阵列复制。使用捕捉结合格点Grid和捕捉功能如捕捉到引脚、线段端点可以快速将过孔复制到一系列规则的位置上。2.2.2 高级复制技巧利用“选项”面板更高效的方法是使用复制命令的模式化选项。在执行复制操作时注意右侧的Options面板Copy origin选择抓取点可以是过孔的中心、边界等方便对齐。Lock direction锁定复制方向适合做直线排列。Angle设置旋转角度用于环形或特定角度的复制。Paste as这是一个强大功能你可以将复制的过孔“粘贴为”其他类型的过孔。例如将一个GND过孔复制后在Paste as下拉菜单中选择一个测试点过孔类型即可快速创建一排测试点。这要求目标过孔类型已在Padstack列表中。2.2.3 实战应用创建屏蔽过孔墙在高速信号线如差分对两侧放置接地过孔墙是抑制串扰和提供清晰回流路径的常用方法。手动放置费时费力。高效流程是在信号线一侧手动放置第一个和最后一个地过孔确保间距符合设计规则通常为线宽的2-3倍或根据仿真确定。选中第一个地过孔使用Copy命令。在Options面板中将Copy mode设为Linear线性。点击第一个过孔作为原点再点击最后一个过孔的位置。此时Allegro会弹出对话框询问在这两点之间要均布多少个过孔。输入数量后一整排间距均匀的过孔墙瞬间生成。再用同样的方法复制到信号线另一侧。2.3 过孔阵列规则化布局的终极武器对于大规模、高度规则化的过孔群如整个BGA区域下的扇出过孔、散热焊盘下的过孔阵列、金属外壳安装孔周围的接地过孔环Via Array或相关的自动化脚本是唯一高效的选择。2.3.1 使用“Via Array”工具Allegro提供了专门的Via Array功能Place - Via Array。虽然不如一些第三方SKILL脚本强大但对于规则矩形区域非常有效。参数设置在Options面板中你需要定义Via spacing: 过孔中心到中心的间距必须满足DRC的孔到孔、孔到线间距规则。Array boundaries: 定义阵列的矩形区域。Staggered rows: 是否交错排列像蜂窝一样这种布局能最大化过孔密度同时保持良好的铜皮完整性。Net assignment: 为所有生成的过孔分配网络。通常连接到地或电源网络。应用场景非常适合在大的电源/地铜皮区域放置过孔阵列以降低平面阻抗或在芯片散热焊盘下放置过孔阵列帮助导热到内层或背面。2.3.2 借助“Copy”与“Matrix”实现伪阵列对于非矩形区域或更复杂的模式可以结合Copy和Matrix粘贴。先复制一个过孔然后在命令窗口使用paste matrix命令或通过脚本指定行数rows、列数columns、行间距row pitch和列间距column pitch来创建阵列。2.3.3 SKILL脚本的威力真正的效率飞跃来自SKILL脚本。许多公司都有内部开发的SKILL程序用于一键完成复杂BGA的扇出和过孔阵列。对于个人用户可以学习基础SKILL或使用社区分享的脚本。例如一个脚本可以自动识别BGA器件根据预设规则如信号、电源、地网络分配不同的过孔类型完成扇出并在电源引脚周围自动添加去耦电容的放置孔和过孔。掌握甚至编写这样的脚本是成为Cadence高级用户的标志。3. 过孔背后的工程考量与设计原则操作技巧是“术”背后的工程原理是“道”。只知操作不明原理设计必然隐患重重。3.1 电流承载能力与过孔数量过孔不是理想的导体其铜壁有限存在直流电阻。一个常见的经验公式是过孔的载流能力大致等同于相同截面积的PCB走线。例如一个外径20mil、孔径10mil的过孔其铜壁截面积近似为π*(2010)/2 * 铜厚。对于1oz35μm铜厚其载流量可能只有1A左右。因此对于需要承载数安培电流的电源路径必须并联多个过孔。这就是为什么在电源芯片的输入输出电容附近你会看到成簇的过孔。在设计时应根据电流大小和温升要求计算所需过孔数量并使用过孔阵列来实现。3.2 信号完整性与过孔残桩对于高速信号特别是GHz级别过孔是一个重要的不连续点其寄生电感L和电容C会劣化信号质量引起反射和衰减。其中“残桩”Stub的影响尤为突出。残桩是过孔中未用于信号连接的那部分导体它就像一个天线会产生谐振和反射。对策对于关键高速信号优先使用背钻Backdrill工艺在制板时钻掉无用的残桩部分。在设计上尽量让高速信号走线使用层对安排使信号路径经过的过孔长度最短例如从Top层打到相邻的L2层避免穿越整个板厚。仿真验证对于极其敏感的链路必须使用Cadence Sigrity或类似的SI工具提取包含过孔模型的通道进行仿真评估其对眼图、S参数的影响。3.3 可制造性设计DFM规则过孔设计必须符合PCB工厂的工艺能力否则会导致良率下降甚至无法生产。孔径比Aspect Ratio板厚与钻孔直径之比。通常机械钻的孔径比不应超过10:1激光钻的孔径比要求更严格。过高的孔径比会导致钻孔偏移、断钻头、孔内镀铜不均。焊盘尺寸外层焊盘直径应至少比钻孔直径大0.2mm8mil以上以确保有足够的环宽Annular Ring防止破孔。内层焊盘在负片中即为热风焊盘和反焊盘尺寸也要相应调整。盖油与开窗过孔是否需要“盖油”阻焊层覆盖或“开窗”露出铜皮通常测试点过孔需要开窗以便探针接触其他过孔建议盖油防止焊接时锡流入造成短路也利于绝缘防护。这需要在焊盘栈的Soldermask层进行定义。4. 常见问题排查与实战心得即使掌握了所有命令和原理实战中依然会踩坑。下面是一些典型问题及解决思路。4.1 过孔无法放置或显示“DRC错误”问题布线时点击无法放置过孔或放置后立即出现DRC报错如间距不足。排查检查约束管理器确认当前走线的网络或网络类是否分配了过孔。路径Constraint Manager - Physical - Physical Constraint Sets - All Layers - Vias。检查过孔库路径确认Padstack列表中是否存在并可以预览该过孔。如果显示红色“X”说明库路径错误或文件缺失。检查间距规则特别是Via to Via和Via to Shape的间距是否设置过小当前放置位置是否违反了这些规则。可以使用Tools - Quick Reports - DRC Report来查看具体错误。检查层对设置当前层如Top和目标层如Bottom是否允许通过该类型的过孔连接有些盲埋孔只能连接特定层。4.2 复制过孔后网络属性丢失问题复制一个地过孔后新过孔变成了“No Net”或错误的网络。解决如果是在布线模式下Route - Connect复制新过孔通常会继承你当前正在布线的网络。确保复制前光标处于正确的网络飞线上。如果是在普通编辑模式下复制过孔不会自动继承网络。你需要手动使用Logic - Net Logic - Manual Route或Assign Net工具点击无网络的过孔再点击一个同网络的过孔或引脚为其分配网络。更优做法对于需要批量放置的同网络过孔如地过孔墙先使用Place - Manual模式下的过孔放置工具在Options面板中提前设置好网络如GND然后放置的每一个过孔都会自动属于该网络。4.3 过孔阵列导致铜皮被割裂问题在电源铜皮上放置密集的过孔阵列后铜皮被过孔的反焊盘“割”成了碎片影响电流通路和散热。解决调整反焊盘尺寸在保证电气隔离的前提下适当减小过孔在电源层负片中的反焊盘直径。但这需要谨慎需满足与同层其他网络的间距规则。使用正片铜皮对于核心电源层考虑使用正片Dynamic Copper而不是负片Negative Artwork。在正片上过孔与铜皮的连接是实心的除非你特意挖空不会出现割裂问题。然后通过设置铜皮的连接样式Edit - Properties选择Dyn_Thermal_Con_Type来控制过孔与铜皮是直接连接还是热风连接。优化阵列布局采用交错式Staggered阵列相比对齐式阵列能在相同过孔数量下为铜皮留下更多连续的电流通道。4.4 扇出过孔杂乱无章影响后续布线问题使用自动扇出功能或手动扇出后过孔排列不整齐占用大量布线通道。心得先规划后扇出不要一上来就对整个BGA进行自动扇出。先分析芯片的引脚定义和板子的层叠结构规划出主要的出线方向。例如将芯片旋转45度有时能获得更顺畅的出线通道。分网络扇出使用Allegro的Route - Create Fanout命令时在Options面板中可以勾选然后只框选地引脚进行扇出将其过孔打在芯片下方再框选电源引脚扇出最后处理信号引脚。这样可以将不同网络的过孔初步归类。手动调整是必须的自动扇出只是一个起点。你必须花时间手动调整过孔位置使其对齐到非布线栅格上为走线留出清晰的“通道”。这个过程虽然枯燥但对提升布线密度和整洁度至关重要。可以结合Move、Spin和Slide命令进行精细调整。最后关于过孔设计我个人最深的体会是永远要在“电气性能”、“可制造性”和“设计效率”三者之间寻找最佳平衡点。一个完美的过孔设计不是用了最先进的盲埋孔技术也不是打了最多最密的过孔而是用最合适的工艺、最简洁有效的布局可靠地实现了电路功能同时让板厂易于生产让自己和后续调试的同事易于理解与修改。每一次放置过孔前多问一句“这个孔非打不可吗有更好的层切换方案吗”长此以往你的设计功力必然大增。