1. 从“记忆”开始为什么我们需要RS触发器如果你刚开始接触数字电路可能会觉得“触发器”这个词有点抽象。教科书上通常会说触发器是能够存储一位二进制信息的基本单元是构成时序逻辑电路的基础。这话没错但听起来太像定义了。我们换个角度从“记忆”这个最朴素的需求说起。想象一下你面前有一个最简单的按钮开关按一下灯亮再按一下灯灭。这个开关本身有“记忆”吗没有。它的状态完全取决于你当前的动作。你按下去电路接通灯亮你松开电路断开灯灭。它无法“记住”你上一次是按了还是没按。在数字世界里我们经常需要电路能“记住”之前发生过的事情。比如一个简单的计数器它必须记住当前已经数到了几才能决定下一个数是什么又比如电脑的内存其最底层的原理就是能稳定地“记住”是0还是1。如何让电路拥有“记忆”能力最直接的思路是引入“反馈”。RS触发器就是实现这种“记忆”功能的最基本、最经典的电路结构。它不像后来的D触发器、JK触发器那样功能完善甚至有明显的使用限制但正因为它结构简单原理清晰是理解所有时序逻辑器件“记忆”本质的最佳切入点。很多同学觉得数电难往往卡在从组合逻辑输出只取决于当前输入到时序逻辑输出还取决于过去的状态这个思维转换上。而RS触发器正是这座桥梁。2. RS触发器的核心两个与非门的“对峙”RS触发器的基本结构可以用两个交叉耦合的与非门NAND Gate来实现。这是教科书上的标准电路但光看电路图容易懵我们把它“翻译”成一场两个门电路之间的“拔河比赛”。2.1 电路结构与状态定义我们有两个与非门假设叫G1和G2。每个与非门有两个输入端和一个输出端。G1的输出Q‘读作Q非反馈到G2的一个输入端同样G2的输出Q反馈到G1的一个输入端。这就形成了“交叉耦合”。此外我们给G1额外引入一个输入端叫RReset复位给G2额外引入一个输入端叫SSet置位。输出我们关注两个Q和Q‘。在正常情况下Q和Q‘的逻辑状态是相反的。我们约定Q端的状态代表这个触发器存储的“数据”Q1表示存储了“1”Q0表示存储了“0”。Q‘是它的反相。这里有一个关键触发器的“状态”指的是输出端Q和Q‘的状态。R和S是输入信号用来“命令”触发器改变或保持其状态。2.2 四种输入组合下的“拔河”分析与非门的逻辑是有0出1全1出0。我们基于这个规则来分析R和S不同输入时两个门如何“对峙”并最终稳定在什么状态。假设初始状态未知。情况一R0, S0两个输入都为低电平这是最特殊也最需要警惕的情况。对于与非门G1因为R0根据“有0出1”的规则无论另一个输入来自Q的反馈是什么G1的输出Q‘都强制为1。同理对于与非门G2因为S0其输出Q也强制为1。 于是我们得到Q1,Q‘1。 问题来了我们之前约定Q和Q‘应该互为反相。现在它们都是1这违背了触发器的基本定义。更重要的是如果我们此时同时将R和S从0变为1即撤消低电平两个门的输入都变成了全1因为反馈线此时都是1。根据“全1出0”的规则两个门会竞相输出0然后这个0又反馈给对方导致电路进入一个不可预测的振荡状态或者随机稳定在Q0或Q1。因此R0, S0是非法输入或禁用条件在实际电路中必须避免。情况二R0, S1复位有效G1的输入R0所以Q‘被强制输出1。G2的输入一个是S1另一个来自Q‘的反馈此时Q‘1。G2的两个输入都是1全1根据规则G2输出Q0。这个Q0反馈回G1的另一个输入端此时G1的两个输入是R0和Q0依然满足“有0出1”所以Q‘保持1。 电路达到稳定Q0,Q‘1。触发器被“复位”到0状态。注意即使此时R从0变回1由于Q0已经反馈给G1G1的两个输入是R1和Q0有0所以Q‘仍为1G2的两个输入是S1和Q‘1全1所以Q仍为0。状态被“锁住”了这就是“记忆”的实现输入信号消失后状态得以保持。情况三R1, S0置位有效分析与情况二对称G2的输入S0所以Q被强制输出1。G1的输入一个是R1另一个来自Q的反馈此时Q1。G1的两个输入都是1全1输出Q‘0。这个Q‘0反馈回G2的另一个输入端锁定状态。 电路稳定Q1,Q‘0。触发器被“置位”到1状态。情况四R1, S1保持这是最体现“记忆”功能的常态。假设当前状态是Q0,Q‘1。那么G1输入R1,Q0- 有0出1 -Q‘保持1。G2输入S1,Q‘1- 全1出0 -Q保持0。假设当前状态是Q1,Q‘0。那么G1输入R1,Q1- 全1出0 -Q‘保持0。G2输入S1,Q‘0- 有0出1 -Q保持1。 无论原状态是什么当R1, S1时电路都通过内部反馈维持原有状态不变。输入信号没有命令改变触发器就“记住”了之前的样子。注意以上分析是基于“与非门”构成的基本RS触发器。还有一种用“或非门”构成的其输入有效电平和高低电平定义正好相反即R1, S1为非法R0, S0为保持。初次学习时务必先牢牢掌握一种通常是非门型理解其反馈竞争的本质另一种可以触类旁通。3. 特性表、方程与状态图多角度理解RS触发器理解了工作原理我们需要用数字电路的标准“语言”来描述它这有助于我们进行更复杂的设计和分析。3.1 特性表功能表特性表描述了在输入信号作用下触发器从当前状态Q^n现态会转换到下一个状态Q^{n1}次态的规律。对于基本RS触发器与非门型RSQ^n (现态)Q^{n1} (次态)说明0001*非法Q与Q‘非互补0011*非法Q与Q‘非互补0100复位输出00110复位输出01001置位输出11011置位输出11100保持原状态1111保持原状态*注非法状态的次态在同时撤消输入时会不确定表中写1是一种可能实际应避免。这张表是分析和设计电路的基础。它清晰地告诉我们当S1, R0时无论现态如何次态一定是0当S0, R1时次态一定是1当SR1时次态等于现态SR0不允许。3.2 特性方程特性方程是用逻辑表达式来描述次态Q^{n1}与现态Q^n以及输入R, S之间的关系。通过化简特性表通常使用卡诺图我们可以得到基本RS触发器的特性方程Q^{n1} S R * Q^n 约束条件 R * S 0这个方程怎么理解S R * Q^n次态Q^{n1}由两部分相“或”构成。第一部分是S只要置位端有效S1次态就是1。第二部分是R * Q^n意思是当复位端无效时R0即R1并且现态Q^n是1那么次态保持为1。这其实涵盖了置位和保持功能。R * S 0这个约束条件至关重要它明确禁止了R和S同时为1对于与非门型是禁止同时为0但方程形式常写作此约束需注意上下文电平定义。它时刻提醒我们R和S不能同时有效。特性方程是进行时序逻辑电路理论分析和EDA工具设计的核心输入。3.3 状态转换图状态转换图是一种更直观的图形化描述方式。它把触发器的状态Q的值用圆圈表示用箭头表示状态转换的方向箭头上标注转换所需的输入条件。对于RS触发器它有两个稳定状态0和1。从状态0出发如果输入是S1, R0复位有效它应该变成0不对仔细看在状态0时若S1, R0根据特性表次态是0。这意味着输入组合(10)S R使状态保持在0。我们在从0指向0的箭头上标10。如果输入是S0, R1置位有效次态是1。所以画一个从0指向1的箭头标01。如果输入是S1, R1保持次态是0。所以从0指向0的箭头上再加一个标注11。输入00是非法的通常不在图中表示或特别标记。从状态1出发输入01置位使状态保持为11-1标01。输入10复位使状态转换到01-0标10。输入11保持使状态保持为11-1标11。这样一张图清晰地展示了触发器在所有合法输入下状态之间是如何流动的。对于复杂时序电路状态图是梳理逻辑关系的利器。4. 基本RS触发器的软肋与实战应用场景理解了原理和描述方法后我们必须正视基本RS触发器又称锁存器的致命缺点这决定了它不能乱用。4.1 主要问题空翻与抗干扰差基本RS触发器的状态变化直接由R和S输入端的电平控制只要输入信号发生变化输出状态就可能立即跟随变化除了传播延时。这种工作方式称为“电平触发”。这带来两个大问题空翻现象在同步系统中如果我们想用同一个时钟信号来控制多个触发器同步更新状态这是数字系统的基本要求基本RS触发器无能为力。因为在时钟信号为高电平的整个期间如果R/S输入数据发生多次变化输出状态就会跟着翻转多次完全无法稳定存储一个数据。这就像一道门一直敞开着谁都可以进出毫无秩序。抗干扰能力差由于对输入电平直接敏感任何出现在R或S线上的短暂干扰毛刺都可能意外地改变触发器的状态导致存储信息错误。在实际数字系统中噪声无处不在这种特性是不可接受的。因此基本RS触发器通常不直接用于需要同步时钟控制的数据存储或传输。那它用在哪里4.2 典型应用场景消抖与简单状态保持恰恰是它对电平直接敏感的特性在一些特定场合派上了用场。经典应用一机械开关消抖机械开关比如按钮、拨码开关在闭合或断开的瞬间由于金属触点的弹性会产生一系列快速的、不稳定的通断信号称为“抖动”。这种抖动如果直接送给数字电路会被误认为是多次操作。 解决方案用一个基本RS触发器构成消抖电路。将开关信号分别接到S和R端通过简单电阻连接确保默认处于保持状态。当开关拨动时尽管触点物理上会抖动产生多个脉冲但触发器的输出只会在S或R端第一次出现有效电平时改变一次之后即使有抖动只要不越过中间位置触发另一个输入端输出状态就保持不变。这就实现了“去抖”获得一个干净的数字电平变化。经典应用二简单的手动复位/置位电路在一些系统的控制面板上可能需要一个“故障复位”按钮。当按下按钮时产生一个低脉冲信号这个信号可以直接接到一个RS触发器的R端将系统某个状态标志清零。因为触发器能“锁存”这个复位动作即使按钮松开脉冲结束复位状态也保持不变直到程序或其他电路通过S端将其置位。这种应用利用了其“记忆”和电平触发的简单性。经典应用三作为更复杂触发器的底层构建模块这是它在理论学习和集成电路内部最重要的价值。后面要讲的同步RS触发器、D触发器、JK触发器其核心部分往往都包含类似基本RS触发器的交叉耦合结构但在此基础上增加了时钟控制、导引门等电路从而克服了空翻等缺点。理解基本RS触发器是打开所有这些时序逻辑器件大门的钥匙。5. 同步RS触发器引入时钟的第一步为了解决基本RS触发器的“空翻”问题使其能在同步系统中工作我们引入了“同步RS触发器”也叫“时钟控制RS触发器”。5.1 电路结构给基本RS触发器加个“门卫”同步RS触发器在基本RS触发器前面增加了两个“与非门”作为控制门我们称之为G3和G4。G3和G4的一个输入端共同连接到一个时钟信号CLK。数据输入端仍然叫R和S但它们不再直接控制核心的RS锁存器G1和G2而是先经过G3和G4。当CLK0低电平时根据与非门“有0出1”的规则G3和G4的输出都为1。这意味着送到核心锁存器R‘和S‘端即G1和G2的额外输入端的信号都是1。回顾基本RS触发器的功能表当两个输入都为1时触发器保持原状态。所以在CLK0期间无论R和S怎么变化触发器的输出Q和Q‘都纹丝不动。当CLK1高电平时G3和G4变成了“反相器”的功能因为另一个输入固定为1。此时S信号经过G4反相后成为S‘R信号经过G3反相后成为R‘。S‘和R‘再去控制核心锁存器。注意这里的电平反转原来高电平有效的S经过反相后S‘是低电平有效。所以同步RS触发器的功能表需要重新推导但其逻辑关系与基本RS触发器一致只是动作被限制在CLK1的时段内。5.2 功能与遗留问题同步RS触发器的特性表如下CLK1期间有效CLKRSQ^nQ^{n1}说明0XXXQ^n时钟无效保持10000保持10011保持10101置位10111置位11000复位11010复位1110不定非法1111不定非法可以看到它实现了时钟控制只在CLK1时根据R和S更新状态CLK0时完全隔离输入。这解决了多个触发器同步动作的问题。但是它只解决了一半的问题RS1的约束依然存在在CLK1期间R和S仍然不能同时为1。空翻问题依然存在只是被限制在了CLK1期间如果CLK1的脉冲宽度比较长而在此期间R和S的数据发生了多次变化那么触发器的输出状态仍然会跟着翻转多次。我们需要的是一种“只在时钟边沿瞬间采样输入并更新状态之后无论输入如何变化状态都保持不变”的机制。这引出了“边沿触发器”的概念。6. 从RS到D与JK功能的完善与进化为了解决同步RS触发器的遗留问题工程师在其基础上进行了改进诞生了D触发器和JK触发器它们才是现代数字系统中最常用的存储单元。6.1 D触发器根治约束条件的“单端输入”D触发器的思路非常巧妙既然R和S不能同时为1那我干脆只给你一个数据输入端D然后内部把它变成互补的两路信号分别送给R和S端。当D1时让S1, R0触发器置位。当D0时让S0, R1触发器复位。 这样从外部看只有一个输入D它是什么时钟有效后Q就变成什么。从根本上杜绝了R和S同时有效的可能性。D触发器结构简单用途极其广泛特别适用于数据寄存、移位等操作。6.2 JK触发器功能完备的“终极形态”JK触发器则采取了另一种思路它保留了J和K两个输入端对应RS的S和R但通过巧妙的内部反馈连接使得JK1时的行为有了明确的定义——翻转Toggle。J0, K0: 保持。J1, K0: 置1。J0, K1: 置0。J1, K1: 翻转Q^{n1} NOT(Q^n)。这个定义完美且对称没有了禁用状态。JK触发器功能最全可以用作计数器、分频器、状态机控制器等。无论是D触发器还是JK触发器现代集成电路中普遍采用“主从结构”或“边沿触发结构”如利用两个电平触发D触发器级联或利用传输门和反相器构成正/负边沿触发彻底解决了空翻问题只在时钟的上升沿或下降沿瞬间采样输入并更新状态。7. 学习RS触发器的核心价值与常见误区回过头看学习基本RS触发器其核心价值不在于直接用它去搭建复杂系统而在于深刻理解“反馈产生记忆”这一数字电路设计的核心思想。它是所有时序逻辑的基石模型。在实际学习和考试中围绕RS触发器容易出现的误区有混淆有效电平始终要明确你分析的是“与非门”型低电平有效00非法还是“或非门”型高电平有效11非法。做题时先看电路图用的是哪种门。忽略传播延时在分析触发器状态竞争如从非法状态00退出时时理论上两个门电路动作完全对称输出不确定。但现实中由于微小的工艺差异或信号延时总会有一个门先动作从而电路会稳定到其中一个状态。不过我们不能依赖这种不确定性设计时必须避免非法输入。不理解“透明”与“边沿”的区别一定要分清基本RS触发器电平触发、透明锁存器和边沿触发器的本质不同。前者是电平控制“通道”的开闭后者是边沿控制“瞬间拍照”。很多同学用锁存器的思维去分析边沿触发器的工作时序会导致根本性错误。特性方程应用错误写特性方程时务必带上约束条件RS0。在利用特性方程进行电路设计或化简时这个约束条件可以用来化简逻辑但不能被忽略。我个人在初学数电和后来辅导学生时发现最好的方法就是“纸上谈兵”加“软件仿真”。找一张白纸假设一组R, S, Q的初始值严格按照与非门/或非门的真值表一步步推导出Q‘和新的Q多画几次状态转换的流程图。然后用Multisim、Logisim甚至Proteus这类电路仿真软件亲手搭建一个基本RS触发器电路用开关模拟R和S输入用LED观察输出亲自体验一下非法状态的现象以及保持、置位、复位功能。这种从理论推导到虚拟实践的过程能极大地加深对“记忆”和“反馈”这两个核心概念的理解。当你真正弄懂了RS触发器再看D触发器、JK触发器乃至更复杂的计数器、寄存器就会有一种豁然开朗的感觉——它们都是在解决RS触发器暴露出的某个或某几个问题而做的改进其内核的精髓早已蕴含在这两个交叉耦合的逻辑门之中了。