PoE 变压器漏感在 PoE 隔离电源中变压器漏感往往是导致尖峰、EMI 和 MOSFET 应力过大的关键因素。尤其在反激拓扑里漏感虽然无法完全消除但必须控制在合理范围内。什么是漏感理想变压器中初级产生的磁通会全部耦合到次级。实际结构中总有一部分磁通没有耦合到另一侧绕组这部分磁通对应的电感就是漏感。漏感主要受绕组间距离、绕组层叠顺序、骨架尺寸、绕组宽度和绕制工艺影响。初级与次级距离越远耦合越差漏感通常越大。漏感为什么会产生尖峰在 PoE 反激电源中MOSFET 导通时初级电流上升MOSFET 关断时励磁能量转移到次级但漏感中的能量无法立即传递出去。它会与 MOSFET 结电容、布线寄生电容形成振铃导致漏极出现高频尖峰。漏感储存的能量可近似表示为E 1/2 × Llk × Ipk²其中Llk是漏感Ipk是关断瞬间的峰值电流。峰值电流越高漏感能量增长越快因此高功率或大电流 PoE 设计更要重视漏感控制。漏感过大会带来什么问题第一MOSFET 漏极尖峰升高可能接近耐压极限。第二振铃会增加传导和辐射 EMI。第三RCD 吸收电路需要消耗更多能量降低整机效率。第四过强的振铃还可能干扰反馈采样使输出电压不稳定。TI 的资料指出反激变压器的漏感会在开关关断时形成电压尖峰并可能带来 EMI 与器件应力问题。TI 漏感尖峰说明怎么降低漏感常见方法是采用分段初级绕组例如“半初级—次级—辅助绕组—半初级”的层叠方式让初级与次级更紧密耦合。这样可以缩短磁通路径降低漏感。但交错绕组也会增加初次级寄生电容可能加重共模噪声。因此低漏感和低共模 EMI 之间需要平衡不能只追求一个指标。对于已经完成的样机可通过 RCD 吸收、TVS 钳位或有源钳位来限制尖峰。但吸收电路只能处理剩余能量不能替代变压器本身的绕组优化。总结PoE 变压器漏感决定了开关尖峰、EMI 和效率的一部分表现。设计时应先优化绕组结构再结合吸收电路和实际波形测试完成验证。