1. 项目缘起为什么要在STM32上折腾NAND FLASH最近在做一个数据采集的项目需要存储大量的传感器历史数据。一开始想着用SD卡简单省事但考虑到项目长期运行在工业现场SD卡的物理接口和长期擦写寿命让我有点不放心。这时候就想到了NAND FLASH这玩意儿几乎是所有固态存储的“心脏”从U盘到SSD核心都是它。它的存储密度高、成本低关键是能焊在板子上可靠性比可插拔的SD卡高一个级别。但真要把NAND FLASH用起来尤其是在STM32这种资源有限的MCU上可不是接上几根线、调个SPI那么简单。NAND FLASH的“脾气”很怪它按页读写、按块擦除有坏块寿命有限操作时序复杂。市面上很多教程要么只讲原理要么给个“魔法”般的驱动代码知其然不知其所以然一旦出问题排查起来两眼一抹黑。所以我决定结合手头的正点原子STM32开发板主控是STM32F4/F1系列带FMC/FSMC接口从头到尾把NAND FLASH的驱动啃下来。这篇文章就是我这趟“踩坑之旅”的完整记录。我会从NAND FLASH最底层的存储原理和“坏脾气”说起然后详细拆解STM32的FMCFSMC接口如何与它对话最后给出一个能直接移植、并且你完全理解每一行代码在干什么的驱动实现。目标就一个让你不仅能“点亮”NAND FLASH更能驾驭它。2. 理解NAND FLASH的“脾气”原理、结构与核心挑战在动手写代码之前我们必须先摸清NAND FLASH的底细。它和我们熟悉的NOR FLASH或SRAM完全不同不能用内存那套“随存随取”的思维去对待。2.1 存储原理与物理结构为什么不能“随便写”NAND FLASH的基本存储单元是浮栅晶体管。简单理解就是通过向浮栅注入或释放电子来改变晶体管的阈值电压从而表示数据“0”或“1”。这个“注入”和“释放”的过程就是编程写和擦除。基于这个物理特性NAND FLASH在逻辑上被组织成三层结构页最小的读写单元。典型大小有2KB64B小页、4KB128B大页等。前面的2KB/4KB是主数据区后面的64B/128B是备用区用来存放ECC校验码、坏块标记等元数据。块最小的擦除单元。一个块由多个页组成比如64个页或128个页。这是NAND FLASH最重要的特性之一你必须先擦除一个块将其所有位变为‘1’才能对这个块内的页进行编程写‘0’。不支持覆盖写。设备由多个块组成。我们常说的1Gb、2Gb就是指的总容量。这种结构带来了第一个核心操作约束写操作必须是“擦除 - 编程”的顺序且以块和页为单位进行管理。2.2 坏块管理出厂就有后天还会增加NAND FLASH在生产过程中由于工艺原因就会存在一些无法可靠存储数据的坏块。此外在使用过程中随着擦写次数的增加也会产生新的坏块。因此任何NAND FLASH驱动都必须包含坏块管理机制。出厂时厂商会在每个块的备用区的特定位置通常是第一个或第二个页的备用区起始字节做标记。如果这个位置不是0xFF擦除后的状态则该块被标记为坏块。我们的驱动在上电初始化时必须扫描全片建立坏块表并在后续所有读写擦除操作中避开这些块。2.3 磨损均衡让每个块“雨露均沾”NAND FLASH每个块的擦写次数是有限的典型值在1万到10万次之间。如果频繁地对同一个块进行擦写它会很快“累死”变成坏块。为了避免这种情况必须引入磨损均衡算法。其核心思想是将逻辑地址我们软件看到的地址动态映射到不同的物理块上使得所有物理块的擦写次数尽可能平均。这是一个相对复杂的算法在简单的MCU应用中一种实用的简化策略是在写数据时不是固定写某个块而是轮流写入一组空闲块并更新逻辑到物理的映射表。虽然这不是完整的动态磨损均衡但也能显著改善局部磨损问题。2.4 操作命令与状态查询如何与FLASH芯片对话NAND FLASH通过一套标准的命令序列来操作这些命令通过数据总线发送。常见的命令有读ID(0x90): 读取芯片的制造商ID和设备ID用于识别和初始化。复位(0xFF): 将芯片内部状态机复位。读页(0x00- 地址 -0x30): 启动一次页读操作将数据读入芯片内部页缓存。写页(0x80- 地址 - 数据 -0x10): 启动一次页编程操作将数据从内部缓存写入目标页。擦除块(0x60- 块地址 -0xD0): 启动一次块擦除操作。发出命令后我们需要通过读取状态寄存器来确认操作是否完成或成功。通常读状态寄存器的命令是0x70读取一个字节。其中最关键的一位是I/O0或Status[6]取决于芯片0表示操作成功1表示失败可能是写保护、擦除失败或编程错误。3. STM32 FMC接口连接MCU与NAND的桥梁STM32的FMCFlexible Memory Controller在F1系列中叫FSMC是一个强大的外部存储器控制器它可以模拟出访问SRAM、NOR FLASH、PSRAM以及NAND FLASH所需的复杂时序。对于NAND FLASHFMC提供了专用的存储块Bank 2或Bank 3和一套信号线来对接。3.1 FMC-NAND信号线映射与功能理解硬件连接是驱动的基础。下表列出了FMC与NAND FLASH芯片的关键信号连接及其作用FMC 信号名称方向NAND FLASH 对应引脚功能描述FMC_NCE输出CE# (Chip Enable)片选信号低电平选中芯片。FMC_CLE输出CLE (Command Latch Enable)命令锁存使能。高电平时数据总线上的是命令。FMC_ALE输出ALE (Address Latch Enable)地址锁存使能。高电平时数据总线上的是地址。FMC_NOE输出RE# (Read Enable)读使能低电平有效用于触发芯片输出数据。FMC_NWE输出WE# (Write Enable)写使能低电平有效用于锁存命令、地址或数据。FMC_NWAIT输入R/B# (Ready/Busy#)就绪/忙状态。低电平表示芯片正忙擦除、编程中高电平表示就绪。这是实现异步操作的关键。FMC_D[15:0]双向I/O[7:0]8位或16位数据总线。对于8位NAND通常连接低8位D[7:0]。(无专用信号)-WP# (Write Protect)写保护。通常直接上拉高电平禁用保护或由GPIO控制。关键点CLE和ALE这两个信号是区分总线周期类型的核心。FMC通过配置可以在不同的存储器访问周期中自动控制这两个引脚的电平从而简化我们的软件操作。3.2 FMC时序配置让MCU“等一等”慢速的FLASHNAND FLASH的操作速度远低于STM32的内核。FMC通过可配置的时序寄存器来产生符合NAND FLASH数据手册要求的读写时序。我们需要关注以下几个关键时间参数在芯片数据手册中查找tCLS/tALS: CLE/ALE建立时间。tWP/tRP: 写/读脉冲宽度。tCLH/tALH: CLE/ALE保持时间。tAR: ALE到RE#的延迟。tWHR: 写保持时间。在STM32的HAL库或标准外设库中我们需要填充一个时序结构体例如FMC_NAND_PCC_TimingTypeDef来设置这些参数。一个常见的坑是为了追求速度把这些时间参数设得太小导致在低温或电源波动时出现读写不稳定。我的经验是在数据手册典型值的基础上增加20%-50%的余量特别是tWP和tRP系统会稳定得多。3.3 地址周期计算如何告诉FLASH我要访问哪里NAND FLASH的地址需要分多个周期发送。对于一个容量为2Gb 256MB的芯片其地址需要29位2^29 512M个页这里需要纠正。实际上地址由列地址页内偏移和行地址页地址组成。以2Gb (256MByte), 页大小2KB64B块大小128页的芯片为例页内偏移寻址2KB需要11位地址A0-A10。总页数 256MB / 2KB 128K个页寻址需要17位地址A11-A27。因此总共需要发送5个地址周期2个列地址周期 3个行地址周期。发送地址时先发送列地址低字节再发送行地址。FMC的地址线FMC_A[25:0]在访问NAND Bank时其值会出现在数据总线上并由ALE信号锁存。在软件上我们只需要计算好地址值调用写地址函数FMC硬件会自动完成多周期发送。4. 驱动设计与实现从零构建可靠存储层理解了硬件和原理我们就可以开始设计驱动了。一个好的驱动应该分层清晰将底层硬件操作、NAND基本命令、坏块管理和应用接口分开。4.1 驱动层次结构设计我将驱动分为四层自底向上如下硬件抽象层封装对STM32 FMC外设的直接寄存器或HAL库操作提供最基本的发送命令、地址、读写数据字节的函数。这一层与具体芯片型号关系最小。NAND命令层基于硬件抽象层实现标准的NAND操作序列如NAND_Reset(),NAND_ReadID(),NAND_ReadPage(),NAND_WritePage(),NAND_EraseBlock()。这一层会处理状态查询和基本的操作成功判断。坏块管理层实现坏块表的扫描、存储通常就存在NAND的某个固定好块中、查询和更新。提供BBM_IsBadBlock(),BBM_MarkBadBlock()等函数。这是驱动稳定性的核心。应用接口层向上层应用提供简单的、类似文件系统的接口如NAND_Read(uint32_t logic_sector, uint8_t *buf),NAND_Write(uint32_t logic_sector, uint8_t *buf)。这一层内部要实现逻辑扇区到物理页的转换并集成简单的磨损均衡策略。4.2 关键函数实现详解与避坑指南这里以最核心的NAND_WritePage函数为例拆解其实现步骤和注意事项。/** * brief 向指定物理页写入数据 * param block: 块号 * param page: 块内页号 * param pBuffer: 要写入的数据缓冲区必须包含备用区数据 * retval NAND_STATUS: 操作状态成功、失败、坏块等 */ NAND_STATUS NAND_WritePage(uint16_t block, uint16_t page, uint8_t *pBuffer) { NAND_STATUS status NAND_OK; uint32_t physical_page_addr; uint8_t status_reg; // 步骤1: 参数检查与坏块判断 if (pBuffer NULL) return NAND_ERROR; if (BBM_IsBadBlock(block)) return NAND_BAD_BLOCK; // 坚决不写坏块 // 步骤2: 计算物理页的完整地址 physical_page_addr (block * NAND_BLOCK_SIZE page) * NAND_PAGE_SIZE; // 这里是字节偏移实际发送的是行列地址 // 步骤3: 发送写页命令序列 (0x80) NAND_SendCmd(NAND_CMD_WRITE_PAGE1); // 0x80 NAND_SendAddr(physical_page_addr, NAND_ADDR_CYCLES); // 发送5个地址周期 // 注意对于写操作地址发送后芯片进入“缓存编程”模式等待接收数据。 // 步骤4: 写入一页数据主区备用区 for(uint32_t i0; i (NAND_PAGE_SIZE NAND_SPARE_SIZE); i) { NAND_WriteData(pBuffer[i]); } // 步骤5: 发送确认编程命令 (0x10)启动实际的编程操作 NAND_SendCmd(NAND_CMD_WRITE_PAGE2); // 0x10 // 步骤6: 等待编程操作完成并检查状态 status NAND_WaitForReady(); // 轮询R/B#引脚或超时等待 if(status ! NAND_OK) return NAND_TIMEOUT; NAND_SendCmd(NAND_CMD_STATUS); // 0x70 status_reg NAND_ReadData(); // 步骤7: 判断状态位 if((status_reg NAND_STATUS_FAIL) 0) // 假设FAIL位是bit0成功时为0 { return NAND_OK; } else { // 编程失败很可能这个块要坏了。 BBM_MarkBadBlock(block); // 标记为坏块 return NAND_ERROR; } }避坑指南地址计算最容易出错的地方。务必根据你的芯片手册确认页大小、块大小并正确计算行列地址。NAND_SendAddr函数内部需要将字节偏移量拆分成多个地址周期发送先列后行。备用区写入写页时必须把主数据区和备用区数据连续写入。备用区通常要写入ECC校验码。忘记写备用区或ECC码错误是后续读数据失败的主要原因之一。状态检查发送0x10后必须等待R/B#信号变高然后读取状态寄存器判断成功与否。绝不能省略状态检查直接认为写入成功。超时处理NAND_WaitForReady函数必须包含超时机制。NAND FLASH的擦除和编程操作耗时较长典型值擦除几ms编程几百us如果芯片损坏或接触不良R/B#可能永远为低导致程序死等。4.3 坏块表的管理与持久化坏块表需要在初始化时从NAND中加载并在发现新坏块时更新。通常我们会选择一个或几个确信是好的块例如物理地址靠后的块来存储坏块表。一种简单的实现上电后尝试从固定位置的“坏块表块”读取数据。如果读取失败ECC错误或全0xFF则认为首次使用进行全芯片坏块扫描。扫描方法读取每个块第一个页的备用区特定位置判断是否为0xFF。将扫描得到的坏块列表一个位图或数组写入“坏块表块”。写入时务必计算并写入ECC并且最好写入两份副本以防其中一个副本损坏。以后每次操作前查询内存中的坏块表。注意标记坏块时除了在内存表中标记也应在该坏块本身的备用区做标记通常写入非0xFF值这样即使坏块表丢失重新扫描也能识别。4.4 集成简单的磨损均衡策略对于MCU项目实现完整的动态磨损均衡算法如FTL可能太重。一个折中的静态磨损均衡策略可以大大改善情况在驱动初始化时除了坏块将所有好块加入一个“空闲块池”。定义一个“逻辑块”到“物理块”的映射表。初始时逻辑块号等于物理块号。当需要擦除一个逻辑块时不从映射的物理块直接擦除。而是从“空闲块池”中取出一个擦写计数最小的物理块作为新的映射块。将旧物理块中的数据复制到新物理块如果需要。擦除旧的物理块并将其放回空闲池同时增加其擦写计数。更新逻辑-物理映射表。这个策略保证了所有块被轮流使用避免了热点块过早损坏。映射表本身也需要存储在NAND的某个固定好块中。5. 实战调试常见问题与排查心法即使代码逻辑正确在实际硬件调试中也会遇到各种问题。以下是几个我踩过的坑和解决方法。5.1 问题一读写数据全为0xFF或随机乱码可能原因1硬件连接问题。这是最常见的原因。重点检查FMC_NWAITR/B#引脚是否连接正确并正确配置为上拉输入。该引脚如果不接或配置错误MCU可能无法感知FLASH忙状态导致时序错乱。用逻辑分析仪或示波器抓取CLE、ALE、WE#、RE#和数据线的波形与数据手册的时序图对比。可能原因2FMC时序配置不当。时序参数太紧尤其是在高低温环境下。按照前面所述适当增加tWP、tRP等参数的设置值。可能原因3芯片未正确复位或初始化。上电后首先发送复位命令0xFF并等待足够时间参考手册通常几微秒。然后必须执行读ID操作确认能正确读到制造商ID和设备ID。如果ID都读不对后续操作全是徒劳。可能原因4地址计算或发送错误。确认你计算的地址周期数和发送顺序符合芯片要求。可以写一个简单的函数循环发送递增的地址然后用读命令读回来看地址线是否对应。5.2 问题二偶尔写成功经常写失败状态寄存器报错可能原因1电源噪声。NAND FLASH在编程和擦除时电流较大。确保电源引脚有足够容量的去耦电容如100nF 10uF且走线尽量短粗。用示波器测量VCC引脚在写操作时观察电压是否有明显跌落。可能原因2未正确处理坏块。你尝试写入的块可能本身就是一个坏块。确保你的坏块管理机制已启用并且在写操作前进行了检查。永远不要尝试向已知的坏块进行写或擦除操作。可能原因3ECC校验错误。如果你在备用区写入了ECC但在读的时候没有使用相同的算法校验可能会因偶发的位翻转而误判为失败。确保读写双方的ECC算法一致。对于可靠性要求高的场合建议使用硬件ECC如果FMC支持或更强大的ECC算法。5.3 问题三系统运行一段时间后数据丢失或出错可能原因1磨损集中。如果你总是读写固定的几个逻辑块那么对应的物理块会很快达到擦写上限而损坏。必须引入磨损均衡策略无论多简单。可能原因2映射表或坏块表损坏。这些元数据本身也存储在NAND中它们也会出错。解决方案是多重备份。例如存储两份坏块表并在每次更新时同时更新两份。读取时如果两份不一致则采用更保守的那份即包含更多坏块标记的并尝试修复。可能原因3软件逻辑漏洞。例如在写操作过程中发生中断且中断服务程序也操作了FMC导致命令序列被打乱。确保对NAND的底层操作发送命令、地址、数据放在临界区关闭中断中执行或者使用互斥锁。调试NAND FLASH逻辑分析仪是你的最佳伙伴。它能清晰地展示每个命令、地址、数据周期的时序和值让你能像看芯片手册时序图一样审视你的代码实际产生的效果绝大多数硬件和底层软件问题都无所遁形。6. 进阶思考从驱动到简易文件系统实现了稳定的页读写和块擦除我们只是拥有了一个“原始的磁盘”。对于实际应用我们通常需要文件系统来管理文件。在STM32上集成FatFs是一个成熟的选择但需要实现FatFs所需的底层磁盘I/O接口disk_read,disk_write,disk_ioctl。我们的NAND驱动层正好可以为这些接口提供支持。然而由于NAND的“擦除前写”特性直接映射会让FatFs的擦除操作非常低效FatFs以为是在擦除扇区实际我们在擦除整个块。更常见的做法是在驱动层之上再实现一个转换层有时称为NFTL它负责将FatFs看到的“扇区”访问转换为NAND的“页”访问并处理坏块和磨损均衡。这样FatFs就无需关心底层的复杂特性。这超出了本篇的范畴但它是NAND FLASH应用的必然演进方向。当你把驱动调通后下一步就可以尝试移植或实现这样一个转换层从而在STM32上获得一个真正可用的大容量、非易失存储方案。整个过程下来从研究数据手册、配置FMC、编写底层命令函数、调试时序、实现坏块管理到最终稳定运行虽然踩坑不少但当你看到数据被可靠地写入、读出并且系统长时间运行不出错时那种成就感是非常实在的。希望这篇详尽的梳理能帮你绕过我走过的弯路更顺利地驾驭STM32和NAND FLASH这对组合。