1. 项目概述从CPU的“搬运工”到智能数据调度师在嵌入式系统开发尤其是涉及音视频处理、高速数据采集或通信的领域我们常常面临一个核心矛盾CPU需要处理复杂的算法和逻辑但大量时间却被简单重复的数据搬运任务所占用。想象一下你是一位指挥家却不得不亲自去搬动每一把椅子这无疑是对核心资源的巨大浪费。直接内存访问DMA技术就是为了解决这个矛盾而生的它就像一个专职的“搬运工”接管了数据在内存与外围设备如摄像头传感器、音频编解码器、网络控制器之间移动的脏活累活让CPU得以专注于更有价值的计算任务。而德州仪器TI在其C6000系列DSP、Sitara系列MPU等高性能处理器中集成的EDMA3增强型直接内存访问控制器版本3则远不止是一个简单的搬运工。它更像一个高度智能、可编程的“数据调度师”。与传统的单次、线性传输的DMA不同EDMA3引入了参数集PaRAM和多维传输的概念能够处理极其复杂的数据搬移模式例如从摄像头采集的非连续图像数据重组为连续的帧缓冲区或者将音频数据块循环填入不同的播放缓冲区即乒乓缓冲。其核心价值在于通过一次配置就能自动完成一个包含成千上万次子传输的复杂序列极大地减轻了CPU的中断负担和软件开销。本文旨在深入解析EDMA3架构中最核心的执行引擎——传输控制器EDMA3TC。我们将剥开其硬件逻辑详细拆解它如何解读来自通道控制器的传输请求TR如何依据PaRAM中定义的ACNT、BCNT、CCNT三维参数以及SRCBIDX、DSTCIDX等索引精准地执行A同步与AB同步两种传输模式最终高效、无误地完成数据搬运并触发完成中断或链式事件。理解这些机制是解锁EDMA3强大性能、设计出高效稳定数据流管道的关键。2. EDMA3传输控制器EDMA3TC架构深度解析当EDMA3通道控制器EDMA3CC将一个有效的传输请求TR提交给传输控制器EDMA3TC后真正的数据搬运大戏才正式开场。EDMA3TC是EDMA3架构中的“肌肉”负责执行具体的读、写操作。它的设计目标是在满足总线协议的前提下尽可能优化传输效率比如通过命令拆分Fragmentation来适应不同从设备Slave的突发传输长度限制以及通过流水线和缓冲来隐藏访问延迟。2.1 EDMA3TC内部功能模块拆解参考技术手册中的框图我们可以将EDMA3TC理解为一个精密的流水线工厂包含以下几个关键车间DMA程序寄存器组DMA Program Register Set这是传输请求的“待命区”。当EDMA3TC从EDMA3CC收到一个TR时首先会存储在这里。如果TC正在处理前一个传输这个新来的TR就在此排队等候确保传输任务能够连续不断地被处理减少空闲时间。DMA源活动寄存器组DMA Source Active Register Set这是“当前读操作控制室”。一旦TC开始处理一个TR该TR的上下文主要是源地址、当前计数状态等就从程序寄存器组加载到这里。读控制器Read Controller依据这里的信息向源地址发起读命令。读控制器Read Controller负责从源内存或设备读取数据。它并非一次性读取全部数据而是根据ACNT数组大小和总线位宽将大的传输请求拆分成一系列更小的、符合总线最优效率的读命令即命令拆分与优化。它只在数据FIFO有空间时才会发起读操作防止数据溢出。目的FIFO寄存器组Destination FIFO Register Set这是“当前写操作控制室”的队列。对于AB同步传输一个TR可能包含多个数组BCNT个读控制器可以提前处理后续数组的读操作。这些待写入的传输上下文就存储在此寄存器组中形成一个队列供写控制器按顺序消费。写控制器Write Controller负责将数据写入目的地址。它与读控制器协同工作当数据FIFO中积累了足够的数据后写控制器便开始发起写命令同样会进行命令拆分与优化以匹配目的设备的接收能力。数据FIFOData FIFO这是连接读和写操作的“缓冲仓库”。用于临时存放从源端读取出来、但尚未写入目的地的“在途数据”。它的存在使得读和写操作可以解耦并行读操作不必等待写操作完成就可以继续从而最大化总线带宽利用率。根据手册读控制器最多可以提前处理4个传输请求相对于写操作前提是数据FIFO有足够空间。完成接口Completion Interface当整个传输请求对于A同步可能是一个数组对于AB同步可能是一个完整帧的所有数据搬运完成后该模块会向EDMA3CC发送完成码。这是触发传输完成中断如果使能或链式触发另一个通道事件的关键信号。注意理解“命令拆分与优化”至关重要。例如即使你设置ACNT1024字节一次传输1024字节如果总线或从设备只支持最大256字节的突发传输EDMA3TC的读/写控制器会自动将其拆分为4次256字节的突发操作。这个过程对程序员透明但了解它有助于理解传输时序和性能。2.2 传输请求TR的处理流程让我们跟踪一个TR在EDMA3TC中的一生接收与排队EDMA3TC空闲时从EDMA3CC接收第一个TR将其存入程序寄存器组。随后该TR被立即加载到源活动寄存器组和目的FIFO寄存器组首个条目准备执行。流水线启动读控制器根据源活动寄存器组中的信息开始从源地址读取数据放入数据FIFO。同时如果EDMA3CC有第二个TR pending它会被加载到程序寄存器组中等待实现流水线预备。并行与缓冲一旦数据FIFO中有数据写控制器便开始从目的FIFO寄存器组获取上下文向目的地址写入数据。对于AB同步传输当第一个数组的读操作进行时读控制器可能已经准备好第二个数组的上下文并存入目的FIFO寄存器组从而实现读/写和多个数组间的重叠操作。上下文切换当前活跃的传输在源活动寄存器组中完成后如果目的FIFO寄存器组中还有等待的传输上下文则下一个上下文被加载到源活动寄存器组开始新的读操作。同时程序寄存器组中的待处理TR会补充到目的FIFO寄存器组。完成报告当一个TR所定义的所有数据搬运可能涉及多次读/写命令全部完成时完成接口向EDMA3CC报告。对于A同步传输每个数组ACNT字节的传输完成都会报告一次对于AB同步传输则是整个帧BCNT * ACNT字节传输完成后报告一次。这个流程确保了EDMA3TC能够以极高的效率持续处理数据流其内部的流水线和缓冲设计是它高性能的基石。3. 参数集PaRAMEDMA3的灵魂配置表如果说EDMA3TC是执行引擎那么**参数集Parameter RAM, PaRAM**就是指导引擎工作的“精密剧本”。所有DMA或QDMA通道的传输上下文都存储在这个片内RAM表中。每个通道或链接集对应一个PaRAM集每个PaRAM集包含8个32位字共32字节定义了单次复杂传输的全部要素。3.1 PaRAM集的结构与字段详解每个PaRAM集的结构是固定的理解每个字段的含义是正确配置EDMA3的关键。下表是每个字段的详细解读偏移地址字节字段名描述关键细节与配置要点0x00OPT通道选项配置传输的全局属性如源/目的地址模式增量/固定、同步类型A/AB、传输完成代码、中断使能、优先级等。这是最重要的控制字。0x04SRC源起始地址32位字节地址。在增量模式下无对齐要求在**常量地址模式SAM1**下必须256位32字节对齐地址低5位为0否则EDMA3TC会报错。0x08ACNT第一维数组字节数16位无符号数 (1-65535)。定义每个“数组”包含的连续字节数。ACNT不能为0否则视为空/伪传输。BCNT第二维帧数组数16位无符号数 (1-65535)。定义每“帧”包含多少个“数组”每个数组ACNT字节。0x0CDST目的起始地址32位字节地址。对齐规则与SRC字段相同常量地址模式DAM1时需32字节对齐。0x10SRCBIDX源B维索引16位有符号补码 (-32768 ~ 32767)。在同一帧内从一个数组的起始地址到下一个数组的起始地址的字节偏移量。DSTBIDX目的B维索引16位有符号补码。同一帧内目的地址在数组间的偏移量。0x14LINK链接地址16位链接地址。当前PaRAM集用尽后从哪个地址相对于PaRAM基址的偏移加载新的PaRAM集。0xFFFF表示空链接传输终止。BCNTRLDBCNT重载值16位无符号数。仅用于A同步传输。当BCNT减到0时用此值重新加载BCNT用于下一帧。0x18SRCCIDX源C维索引16位有符号补码。帧与帧之间源地址的偏移量。注意A同步和AB同步下其参考点不同见下文。DSTCIDX目的C维索引16位有符号补码。帧与帧之间目的地址的偏移量。参考点规则同SRCCIDX。0x1CCCNT第三维块帧数16位无符号数 (1-65535)。定义每个“块”包含多少“帧”。RSVD保留必须写0。3.2 同步类型A同步 vs. AB同步这是EDMA3最核心的概念之一由OPT寄存器中的SYNCDIM位决定。它定义了一个同步事件一次触发所搬移的数据量。A同步传输A-Synchronized行为每个同步事件只触发传输一个数组ACNT字节。事件需求要完成一个完整的PaRAM集包含BCNT * CCNT个数组需要BCNT × CCNT个同步事件。地址更新由EDMA3CC负责B更新每传输一个数组后源/目的地址增加SRCBIDX/DSTBIDX。C更新当一帧BCNT个数组传输完BCNT减至0时用BCNTRLD重载BCNT并且源/目的地址增加SRCCIDX/DSTCIDX。注意此时增加的偏移量是相对于该帧最后一个数组的起始地址。适用场景数据到达或请求的节奏是细粒度的、频繁的。例如每个音频采样到来触发一次传输ACNT采样字节数。AB同步传输AB-Synchronized行为每个同步事件触发传输完整的一帧BCNT个数组共BCNT * ACNT字节。事件需求要完成一个完整的PaRAM集只需要CCNT个同步事件。地址更新数组间的偏移B维由EDMA3TC在传输帧内自动处理使用SRCBIDX/DSTBIDX。C更新每传输完一帧一个事件EDMA3CC将CCNT减1源/目的地址增加SRCCIDX/DSTCIDX。关键区别此时增加的偏移量是相对于该帧第一个数组的起始地址。适用场景数据以块为单位到达或处理。例如摄像头完成一行或若干行像素扫描后产生一个事件触发传输一整行数据BCNT行宽ACNT像素字节数。实操心得选择同步类型是优化性能的关键。如果外设产生事件很频繁如每个数据单元一个事件用A同步可以更及时响应但CPU/EDMA3CC的事件处理开销较大。如果外设能以块为单位产生事件如一帧图像、一个音频帧使用AB同步能大幅减少事件处理次数将传输组织工作更多地卸载给EDMA3TC效率更高。BCNTRLD字段只在A同步下有意义因为在AB同步下BCNT由EDMA3TC内部管理每次传输一整个帧。3.3 三维传输模型图解与地址计算EDMA3用三个维度定义传输数组A- 帧B- 块C。这非常适合处理图像、矩阵等多维数据。假设我们要传输一个二维图像它由CCNT行帧组成每行有BCNT列数组每列像素数据占ACNT字节。SRCBIDX/DSTBIDX定义了同一行内从一列数据起始点到下一列数据起始点的字节偏移。对于紧密排列的图像这通常就是ACNT。SRCCIDX/DSTCIDX定义了从一行帧的起始点到下一行起始点的字节偏移。对于行连续的图像缓冲区这等于BCNT * ACNT。但如果源数据是行间有间隔的如某些图像传感器输出或者目的缓冲区需要行间留空如对齐到缓存行就可以通过设置CIDX来实现非连续存储区的传输这是EDMA3非常强大的一个特性。地址计算示例A同步模式 假设配置为SRC0x8000_0000,ACNT100,BCNT5,CCNT3,SRCBIDX100,SRCCIDX1000。事件1传输数组0源地址 0x8000_0000。事件2传输数组1源地址 0x8000_0000 100 0x8000_0064。...事件5传输数组4帧0最后一个数组源地址 0x8000_0000 4*100 0x8000_0190。事件6帧1开始此时发生C更新源地址 0x8000_0190 1000 0x8000_0578。注意这里是在最后一个数组地址上加SRCCIDX。地址计算示例AB同步模式 相同配置SRC0x8000_0000,ACNT100,BCNT5,CCNT3,SRCBIDX100,SRCCIDX1000。事件1传输帧05个数组。EDMA3TC内部依次访问地址0x8000_0000, 0x8000_0064, 0x8000_00C8, 0x8000_012C, 0x8000_0190。事件2传输帧1。EDMA3CC进行C更新新的源地址 0x8000_0000 1000 0x8000_03E8。注意这里是在帧0第一个数组地址上加SRCCIDX。3.4 链接Linking机制实现自动循环与乒乓缓冲链接是EDMA3实现“一次配置无限运行”的魔法。当一个PaRAM集即当前通道的配置用尽CCNT减到0后如果OPT.STATIC0且LINK字段不是0xFFFFEDMA3CC会自动从LINK指向的另一个PaRAM地址将8个参数32字节全部拷贝到当前通道的PaRAM集中从而实现参数的自动重载。典型应用场景乒乓缓冲Ping-Pong Buffer准备两个PaRAM集Set A和Set B分别指向缓冲区A和B。Set A的LINK指向Set BSet B的LINK指向Set A。当DMA在向缓冲区A写数据时使用Set ACPU可以处理缓冲区B的数据。Set A用尽后自动链接到Set BDMA开始向缓冲区B写入CPU转而处理缓冲区A如此循环。循环缓冲Circular Buffer将一个PaRAM集的LINK指向自己自链接。当传输完一个块后参数被重载为初始值从而实现无限循环传输。这在需要持续输出数据流如音频播放时非常有用。传输链Transfer Chaining配置多个PaRAM集形成一个链表Set 1 - Set 2 - Set 3 - ... - Set N - Null Set。可以执行一系列不同参数如不同源/目的地址、不同计数的传输全部自动完成最后链接到一个空集LINK0xFFFF终止。重要警告LINK地址必须是32字节对齐的低5位为0。链接操作会覆盖当前PaRAM的所有字段包括OPT。如果你希望某些配置如中断使能在链接后保持不变需要确保链接源PaRAM集中的OPT配置正确。3.5 空Null与伪Dummy传输集这是两个容易混淆但行为迥异的概念空PaRAM集Null Set指ACNT、BCNT、CCNT全部为0的PaRAM集。这是一个错误配置。如果EDMA3CC发现一个通道关联的是空集它会将该通道对应的事件丢失寄存器EMR位置1并且后续该通道上的所有事件都会被忽略直到软件手动清除相关错误状态寄存器。这通常用于意外终止一个通道。伪PaRAM集Dummy Set指ACNT、BCNT、CCNT中至少一个为0但并非全为0。这是一个合法的零字节传输。EDMA3CC会正常处理它提交一个传输请求但实际不搬数据并产生完成事件可用于触发链式通道且不会标记错误。这可以用于实现纯事件触发或精确的定时控制。配置建议当你需要彻底禁用并清理一个通道时将其链接到一个空集。当你需要这个通道仅作为事件触发器而不实际搬数据时使用伪集例如设置ACNT1, BCNT0, CCNT1。4. 同步传输机制实战从配置到完成理解了架构和参数我们来实战演练如何配置EDMA3完成一次典型的传输并跟踪其内部状态流。4.1 配置流程与核心寄存器操作配置一个EDMA3通道进行传输通常遵循以下步骤初始化与通道映射确保EDMA3模块时钟使能。可选配置事件队列优先级和到传输控制器TC的映射QxEENUM,QxMAP等寄存器。通常默认配置即可。将物理DMA通道映射到具体的PaRAM集。默认所有DMA通道映射到PaRAM Set 0必须在使用前重新映射。通过DMAQNUM寄存器将通道映射到事件队列通过PARAMENTRY寄存器或类似机制具体见芯片手册将通道映射到指定的PaRAM集索引如Set 8。编写PaRAM集在内存中准备好PaRAM数据结构8个32位字。根据传输需求计算并填充SRC,DST,ACNT,BCNT,CCNT,SRCBIDX,DSTBIDX,SRCCIDX,DSTCIDX。配置OPT寄存器选择地址模式SAM/DAM、同步类型SYNCDIM、完成代码、中断使能等。配置LINK地址和BCNTRLD如需要。使用内存写操作如memcpy将整个PaRAM集数据写入到对应的PaRAM内存地址例如0x01C0_4000 通道PaRAM集索引 * 32。使能通道与等待触发在EDMA3CC中使能对应通道的事件寄存器EER或QEER允许其响应触发事件。触发事件可以是外设同步事件如McASP的发送/接收事件。软件触发写事件置位寄存器ESR。链式触发另一个通道传输完成时触发。4.2 A同步传输实例逐像素图像处理场景从一个图像传感器接口如VPIF逐像素接收数据每个像素2字节并存入线性缓冲区。传感器每产生一个像素就触发一个DMA事件。配置思路同步类型A同步。每个事件一个像素传输一个数组。维度规划ACNT 2(每个像素2字节)。BCNT 图像宽度如640。表示一行有640个像素。CCNT 图像高度如480。表示有480行。SRCBIDX 2。源传感器FIFO地址在每个像素后不变或固定偏移假设为0因为每次读走数据但这里我们假设需要递增设为2。DSTBIDX 2。目的内存缓冲区地址在每个像素后递增2字节。SRCCIDX 0。源地址在行间无变化每行从FIFO同一位置读。DSTCIDX 2 * 640 1280。目的地址在行间需要跳转到下一行起始偏移量为一行字节数。链接LINK 0xFFFF传输完一帧后停止或指向自身实现循环采集。操作流程传感器输出第一个像素产生DMA事件。EDMA3CC响应读取PaRAM集提交一个TRACNT2给EDMA3TC。EDMA3TC从传感器FIFOSRC读取2字节写入内存缓冲区DST。EDMA3CC进行B更新BCNT--(变为639)DST DSTBIDX(增加2)。传感器输出第二个像素重复步骤2-4。当第640个像素传输完成BCNT减至0EDMA3CC进行C更新CCNT--(变为479)BCNT BCNTRLD(重载为640)DST DSTCIDX(增加1280跳至下一行起始)。重复以上过程直到CCNT减至0传输完成可能产生中断。4.3 AB同步传输实例块数据搬移与内存到外设场景将内存中已存储的一幅完整图像640x480每像素2字节通过LCD控制器接口发送出去。LCD控制器在准备好接收一行数据时产生一个DMA请求事件。配置思路同步类型AB同步。每个事件一行准备好传输一整行数据。维度规划ACNT 2(每个像素)。BCNT 640(一行像素数)。CCNT 480(行数)。SRCBIDX 2。内存源地址在行内像素间递增2字节。DSTBIDX 0。LCD控制器FIFO目的地址固定或根据控制器要求设置。SRCCIDX 2 * 640 1280。源地址在行间跳转到下一行起始。DSTCIDX 0。目的地址在行间不变。链接LINK 0xFFFF。操作流程LCD控制器请求一行数据产生DMA事件。EDMA3CC响应提交一个TRACNT2, BCNT640给EDMA3TC。注意此时CCNT在EDMA3CC中仍为480。EDMA3TC开始工作它从当前SRC地址开始连续读取2字节一个像素写入DST地址LCD FIFO。每读完一个像素它内部更新源地址SRC SRCBIDX。这个过程重复640次搬移完整一行数据。所有这些操作由EDMA3TC独立、连续完成无需额外事件触发。一整行一个帧传输完成后EDMA3TC向EDMA3CC报告完成。EDMA3CC进行C更新CCNT--(变为479)SRC SRCCIDX(增加1280指向下一行内存起始地址)。LCD控制器请求下一行重复步骤2-5直到CCNT减至0。实操心得AB同步在此场景下效率远高于A同步。如果使用A同步需要640*480307200个事件CPU或EDMA3CC的事件处理开销巨大。而AB同步只需要480个事件将行内640次传输的调度工作完全交给了EDMA3TC极大降低了系统负载。5. 常见问题、调试技巧与性能优化在实际使用EDMA3时会遇到各种问题。以下是一些常见陷阱和解决方法。5.1 典型问题排查清单问题现象可能原因排查步骤与解决方法传输完全没发生1. 通道未使能。2. 事件被屏蔽。3. PaRAM集为空集Null Set。4. 链接到了空集且未清除错误。1. 检查EER/QEER寄存器对应位是否置1。2. 检查EECR/QECR是否误清零了事件。3. 检查PaRAM中ACNT、BCNT、CCNT是否全为0。4. 检查EMR/QEMR和SER/QSER若有错误位先清除EMR再清除SER。传输数据错位1.SRCBIDX/DSTBIDX计算错误。2.SRCCIDX/DSTCIDX计算错误。3. A同步和AB同步下CIDX参考点混淆。1. 复核偏移量计算。BIDX是数组间偏移CIDX是帧间偏移。2.关键确认同步类型。A同步下C更新发生在帧最后一个数组之后AB同步下C更新发生在帧第一个数组之后。传输中途停止1.CCNT或BCNT计算错误提前耗尽。2. 链接地址LINK配置错误如未32字节对齐。3. 链接到了无效的PaRAM地址。1. 单步调试观察PaRAM集中BCNT和CCNT在传输过程中的变化。2. 确保LINK地址是32的倍数低5位为0。3. 确保链接指向的PaRAM集内容有效。EDMA3TC报告总线错误1. 常量地址模式SAM/DAM1下地址未256位对齐。2. 单个TR试图跨越不同从设备的地址边界。1. 检查OPT中SAM/DAM位。若为1确保SRC/DST地址低5位为0。2. 确保一次传输的源和目的区域都在同一从设备如DDR、片上RAM的地址范围内。可能需要拆分传输。中断不产生1. 完成中断未使能OPT中TCINTEN位。2. 中断在EDMA3CC中未映射到CPU中断线。3. CPU中断控制器未使能对应中断。1. 检查PaRAM中OPT寄存器的TCINTEN位和TCC传输完成码字段。2. 检查INTMUX寄存器将EDMA3完成事件映射到具体的CPU中断号。3. 在CPU中断控制器中使能该中断号并正确设置中断服务例程。链式触发不工作1. 源通道的完成链使能未设置OPT中TCCMODE等位。2. 目的通道未使能。3. 链事件被屏蔽。1. 确认源通道PaRAM的OPT中TCC字段值有效且链使能位正确设置。2. 确认目的通道的EER已使能。3. 检查目的通道的EECR是否被意外清除。5.2 调试技巧与工具使用PaRAM内存查看最直接的调试方法是直接查看PaRAM内存区域。通过调试器如CCS的内存浏览器查看你通道对应的PaRAM集8个字。在传输前后对比这些值的变化可以验证B更新、C更新和链接操作是否正确执行。寄存器状态监控重点关注以下寄存器组事件状态ER/QR事件是否待处理、EER/QEER事件是否使能。错误状态EMR/QEMR事件是否丢失、SER/QSER二次事件状态错误时会被锁定。队列状态QSTAT查看事件队列深度判断是否队列满导致事件丢失。利用完成中断与TCC为调试方便可以为传输配置一个唯一的传输完成码TCC并在中断服务程序中读取IPR中断挂起寄存器通过TCC值快速判断是哪个通道完成了传输。从简单测试开始先配置一个最简单的单次A同步传输ACNT4,BCNT1,CCNT1使用软件触发ESR验证基本功能。再逐步增加复杂度BIDX、CIDX、BCNT、CCNT、链接。5.3 性能优化要点最大化突发传输EDMA3TC会进行命令拆分。为了达到最佳总线效率应尽量让ACNT是总线位宽如64位/8字节的倍数并且与缓存行大小对齐如128字节。大的ACNT有利于产生长的突发传输。合理选择同步类型如前所述对于块数据优先使用AB同步减少事件处理开销。利用数据FIFO和流水线EDMA3TC可以提前处理多个TR。确保数据流是连续的避免频繁的小规模传输以充分利用其内部缓冲和流水线。优化PaRAM集布局频繁使用的PaRAM集可以放在一起利用缓存局部性。链接操作也应尽量在相邻的PaRAM集之间进行减少访问延迟。避免事件队列溢出每个事件队列深度只有16。如果事件产生速率过快如高频率A同步而EDMA3TC处理较慢可能导致队列满和事件丢失。可以通过监控QSTAT寄存器或者考虑使用多个队列分散负载甚至优化传输参数改用AB同步来缓解。谨慎使用常量地址模式除非外设明确要求如某些FIFO否则使用增量模式更灵活。常量地址模式有严格的对齐要求配置错误会导致TC报错。深入理解EDMA3传输控制器的架构、参数集和同步机制是驾驭TI高性能处理器数据搬运能力的基础。它提供的不仅仅是一个DMA而是一个可编程的数据流引擎。通过精心设计PaRAM集和链接链你可以构建出极其复杂、高效且无需CPU干预的数据搬运网络从而将CPU从繁重的数据搬运中彻底解放出来专注于核心算法处理。这正是在图像、音视频、通信等数据密集型应用中实现高性能的关键所在。