1. 项目概述与核心价值在嵌入式开发的世界里设备间的“对话”是项目成败的关键。无论是传感器上报数据还是主控板向显示屏发送指令都离不开一种基础而强大的通信方式——串口。UART这个看似简单的异步串行收发器是绝大多数嵌入式工程师接触到的第一个通信外设。它原理直观接线简单但要想用好它尤其是在数据量大、实时性要求高的场景下仅仅会配置波特率、发送一个字符是远远不够的。很多新手会卡在数据丢失、CPU被频繁中断拖垮性能的瓶颈上而问题的核心往往在于没有深入理解UART内部的FIFO先进先出队列和如何利用DMA直接存储器访问来解放CPU。我手头这个基于TI Tiva™ C系列TM4C123BH6ZRB微控制器的项目就是一个典型的深度应用案例。它不仅仅满足于“通信通了”而是追求在115200波特率甚至更高下实现稳定、高效、不丢数据的批量传输。这就像城市交通串口是那条马路FIFO是路口的缓冲停车场而DMA则是智能物流车队能自动装卸货物让交通管理员CPU腾出手来处理更复杂的交通规划。本文将带你深入UART模块的内部机制从最基础的FIFO操作逻辑讲起一直深入到如何配置DMA实现“零CPU干预”的数据搬运。无论你是正在调试传感器数据流的开发者还是希望优化现有串口通信效率的工程师这些从数据手册和调试实践中提炼出的细节与技巧都能让你对UART有一个全新的认识并直接应用到你的项目中。2. UART核心机制深度解析要玩转UART的高阶功能必须对其内部工作机制了如指掌。TM4C123的UART模块虽然功能丰富但其核心逻辑是清晰且标准的。理解这些是后续配置FIFO和DMA的基础。2.1 数据帧结构与收发时序UART通信是异步的意味着没有统一的时钟线。双方依靠预先约定好的波特率来同步时序。一个完整的数据帧通常由1个起始位低电平、5-8个数据位LSB先行、可选的1个奇偶校验位以及1或2个停止位高电平组成。在TM4C123中这些配置全部通过UARTLCRH寄存器Line Control, High Byte完成。这里有一个极易被忽略的细节波特率采样点。接收器在检测到起始位下降沿后并不是在每位数据的正中间采样。根据UARTCTL寄存器中HSEHigh-Speed Enable位的设置采样逻辑不同。当HSE0默认时模块使用16倍过采样Baud16。它在起始位开始后的第8个Baud16周期即起始位过半时确认起始位有效随后在每个数据位的第8个和第9个Baud16周期之间进行采样通常取第8个周期。若HSE1则使用8倍过采样Baud8在起始位开始后的第4个周期确认并在每个数据位的第4个周期采样。在高速通信或信号质量不佳时正确理解并可能调整HSE位能提升抗噪能力。通常在标准波特率下使用16倍过采样更为稳健。2.2 波特率计算的精确艺术波特率不准是串口通信的头号杀手表现为乱码或完全无法通信。TM4C123的波特率发生器非常灵活支持22位精度的分频值包含16位整数和6位小数部分。计算公式为BRD UARTSysClk / (ClkDiv * Baud Rate)其中UARTSysClk是UART模块的时钟源可以是系统主频也可以是内部精密振荡器PIOSCClkDiv在HSE0时为16HSE1时为8。关键实操步骤与避坑获取准确时钟首先必须确认你的UARTSysClk实际是多少。例如系统主频配置为50MHz并且UART时钟源选择系统时钟UARTCC寄存器配置那么UARTSysClk就是50MHz。这是所有计算的前提。计算并拆分BRD假设目标波特率为115200系统时钟50MHzHSE0ClkDiv16。则BRD 50,000,000 / (16 * 115200) ≈ 27.1267。整数部分BRDI 27直接写入UARTIBRD寄存器。小数部分BRDF 0.1267。计算小数寄存器值这是容易出错的一步。需要将小数部分乘以64再加0.5用于四舍五入取整UARTFBRD[DIVFRAC] integer(0.1267 * 64 0.5) integer(8.1088 0.5) integer(8.6088) 9。将这个值9写入UARTFBRD寄存器。最重要的更新顺序UARTIBRD和UARTFBRD寄存器写入后不会立即生效它们与UARTLCRH寄存器共同构成一个内部30位锁存器。必须在修改完两个波特率分频寄存器后再向UARTLCRH执行一次写操作即使值不变新的波特率才会被加载。正确的初始化顺序必须是先禁用UARTUARTCTL中UARTEN0然后写UARTIBRD- 写UARTFBRD- 写UARTLCRH配置数据位、停止位等最后再使能UART。注意波特率计算产生的微小误差是允许的通常误差在2%以内可以正常通信。但若时钟源精度不高如内部RC振荡器在高波特率下累积误差可能超标此时应选用外部晶振作为时钟源。2.3 中断与状态管理UART有多种事件可以触发中断接收数据可用、发送缓冲区空、接收超时、以及各种错误帧错误、奇偶校验错误、溢出错误、线路断开。所有中断事件在逻辑上“或”起来产生一个总的UART中断请求给NVIC。中断配置的精髓在于UARTIFLSInterrupt FIFO Level Select寄存器。它决定了FIFO在什么“水位线”触发中断。例如将接收FIFO触发级别设置为1/2即8字节那么当接收FIFO中的数据量达到或超过8字节时才会置位接收中断标志。这能有效减少中断频率避免CPU被每个字节都打断是提升系统效率的关键手段之一。接收超时中断是一个非常有用的功能。当接收FIFO非空但在32个位周期HSE0或64个位周期HSE1内没有收到新数据时会触发此中断。这为处理“不定长数据包”提供了硬件支持你可以让UART在收到第一个字节后开始计时如果一段时间内没有后续数据就产生超时中断通知CPU“一个数据包可能已经接收完整了”然后CPU再去FIFO中读取所有已收到的字节。3. FIFO操作从缓冲到流控FIFO是UART模块中提升性能的第一个利器。TM4C123的UART包含两个独立的16x8位FIFO分别用于发送和接收。复位后FIFO是禁用的此时数据寄存器UARTDR只是一个1字节深的保持寄存器。3.1 FIFO的启用与基础操作通过设置UARTLCRH寄存器中的FEN位为1来启用FIFO。启用后对UARTDR寄存器的读写操作将自动在FIFO的队尾和队首进行。发送流程当你向UARTDR写入一个字节数据首先进入发送FIFO。只要发送移位寄存器空闲硬件就会自动从FIFO中取出一个字节加载到移位寄存器并开始串行发送。只要FIFO非空UARTFR寄存器中的BUSY位就会保持置位直到最后一个字节的停止位也发送完毕。接收流程串行数据被接收移位寄存器组装成一个完整的字节后会被硬件自动推入接收FIFO的队尾。你从UARTDR读取数据时实际上是从接收FIFO的队首取出最早收到的字节。3.2 FIFO中断触发级别的策略选择UARTIFLS寄存器允许你独立配置发送和接收FIFO的中断触发水位。可选级别有1/82字节、1/44字节、1/28字节、3/412字节和7/814字节。接收FIFO触发级别决定了“什么时候通知CPU来取数据”。高水位如1/2或3/4适用于大数据量、突发传的场景。可以减少中断次数让CPU一次性处理更多数据提高效率。例如接收一个100字节的数据包如果设为1/2可能只在收到第8、16、24...字节时产生中断总共约13次中断而不是100次。低水位如1/8适用于对实时性要求极高、数据量小的场景。一旦有数据到达2字节就立刻通知CPU响应延迟最小。发送FIFO触发级别决定了“什么时候通知CPU需要补充数据”。注意其特殊逻辑发送中断是“穿越”触发级别时产生的。例如设置触发级别为1/28字节。当CPU不断写入数据使FIFO从7字节填充到8字节时不会产生中断。只有当发送器不断发送数据导致FIFO中的数据量从9字节下降到8字节即穿越了1/2这个水位线时才会触发发送中断告诉CPU“FIFO有空间了可以再写点数据进来”。如果FIFO一直处于高于触发级别的状态则只会产生一次中断。实操心得对于典型的单向数据流如MCU向串口终端打印日志可以将发送FIFO触发级别设得高一些如7/8并采用“填满-等待中断-再填满”的策略。对于双向交互通信接收FIFO的级别需要根据对方发送数据包的大小来权衡。一个常见的做法是设置为1/4或1/2在中断服务函数中一次性读取所有在FIFO中的数据通过查询UARTFR中的RXFE位直到FIFO为空。3.3 硬件流控RTS/CTS与FIFO的联动这是FIFO功能的一个高级应用用于防止数据因对端设备缓冲区满而丢失。UART1模块支持完整的调制解调器信号其中U1RTS请求发送和U1CTS清除发送可用于硬件流控。U1CTS输入控制本机发送器。只有当U1CTS引脚为有效低电平时本机才能发送数据。这由对端设备的RTS输出控制。U1RTS输出反映本机接收FIFO的状态。当接收FIFO中的数据量达到UARTIFLS寄存器中设置的触发水位时U1RTS会变为无效高电平假设低电平有效告诉对端“我的缓冲区快满了请暂停发送”。当CPU读取数据使FIFO数据量低于水位线后U1RTS自动恢复有效低电平通知对端可以继续发送。通过配置UARTCTL寄存器中的RTSEN和CTSEN位可以独立启用或禁用这两个流控信号。在启用硬件流控的系统中必须正确连接交叉线本机TXD接对端RXD本机RTS接对端CTS本机CTS接对端RTS否则通信会卡死。4. DMA传输解放CPU的终极武器当数据量非常大或者CPU需要处理更复杂的任务时频繁的UART中断仍然会成为系统瓶颈。此时DMA直接存储器访问就是最佳解决方案。DMA控制器可以在不占用CPU核心的情况下直接在存储器和UART数据寄存器之间搬运数据。4.1 UART的DMA请求机制TM4C123的UART通过UARTDMACTL寄存器与µDMA控制器联动。它可以为发送和接收通道分别产生DMA请求。接收DMA请求单次请求只要接收FIFO中有任意数据非空就会持续发出单次传输请求。突发请求当接收FIFO中的数据量达到或超过UARTIFLS寄存器中设置的触发水位时会发出突发传输请求。突发请求能一次性搬移多个数据效率更高。发送DMA请求单次请求只要发送FIFO中至少有一个空位置就会持续发出单次传输请求。突发请求当发送FIFO中的空余位置数量达到或超过UARTIFLS寄存器中设置的触发水位时会发出突发传输请求。µDMA控制器可以根据配置选择响应单次请求还是突发请求。通常为了最大化传输效率我们会配置DMA通道使用突发模式。4.2 DMA传输的详细配置流程配置UART的DMA传输是一个系统工程需要同时设置UART和µDMA控制器。以下是一个典型的接收DMA配置流程用于将不定长数据包自动搬运到指定的内存缓冲区初始化UART按照常规步骤配置波特率、数据格式并务必启用FIFOUARTLCRH.FEN 1。根据期望的DMA突发大小设置接收FIFO的触发水位UARTIFLS.RXIFLSEL例如设为1/44字节意味着当收到4个字节时UART会向DMA发出一个4字节的突发请求。配置µDMA通道选择通道为UART RX分配一个可用的µDMA通道。设置控制字在DMACHCTL寄存器中配置该通道。关键配置包括DSTINC目标地址增量。对于从UART到内存的接收目标内存地址应递增DSTINC 1源UART数据寄存器地址固定SRCINC 0。DSTSIZE和SRCSIZE数据项大小设为8位字节。ARBSIZE仲裁大小即每次突发传输的数据项数量。这应与UART FIFO的触发水位相匹配或为其整数倍例如设为4。传输模式设置为“基本模式”Basic mode或“Ping-Pong模式”。对于简单数据流基本模式即可。设置地址配置通道的源地址为UART数据寄存器UARTDR的地址目标地址为你的内存缓冲区首地址。设置传输量在DMACHCTL中设置总传输数据项数量。对于不定长数据可以设置一个足够大的值并结合接收超时中断来判断一次传输结束。启用UART的DMA功能设置UARTDMACTL.RXDMAE 1启用接收DMA。如果也需要发送DMA则设置TXDMAE 1。启用DMA通道设置对应DMA通道的EN位使其等待UART的请求。处理传输完成DMA传输完成达到设定的总传输量或由软件中止后会产生DMA完成中断。在中断服务程序中需要检查DMA通道的状态寄存器确认传输完成然后处理内存缓冲区中的数据。特别注意如果同时使能了UART的接收超时中断需要在UART中断服务程序中检查超时标志并在超时时软件中止DMA传输这标志着一个完整数据包接收完毕。4.3 DMA配置的陷阱与优化技巧内存对齐虽然µDMA支持非对齐访问但为了获得最佳性能源地址和目标地址最好按照数据大小如字节传输则1字节对齐半字则2字节对齐进行对齐。缓冲区地址也建议放在SRAM中访问速度较快的区域。DMA与中断的协作即使使用了DMAUART模块本身的中断如接收超时、帧错误仍然可能发生。必须使能UART的总中断并在UART中断服务程序中处理这些事件。例如在DMA接收过程中发生帧错误可以在UART中断中读取错误状态寄存器UARTRSR并做出相应处理如丢弃错误数据、重置DMA等。“DMAERR”位的作用UARTDMACTL寄存器中有一个DMAERR位。如果将此位置1当UART接收端发生错误溢出、帧错误、奇偶错误、线路断开时UART会自动禁用接收DMA请求RXDMAE位被硬件清零。这是一个安全特性防止错误数据被不断DMA到内存中。在清除UART错误中断后需要软件重新使能RXDMAE位。发送完成的精确判断如果希望精确知道UART发送FIFO和移位寄存器中的所有数据都已物理发送完毕例如在切换RS-485方向前可以设置UARTCTL寄存器中的EOTEnd of Transmission位。将此位置1后UART的发送中断将在最后一个字节的停止位离开移位寄存器后才产生而不是在FIFO变空时产生。当使用DMA发送时这可以作为“发送完全结束”的准确号。5. 实战从零构建一个高效的UART-DMA数据接收引擎让我们结合一个具体场景设计一个用于接收不定长、高速传感器数据包的UART-DMA系统。假设传感器以460800波特率发送数据包包长不固定但每包之间至少有10ms空闲时间。5.1 系统设计与初始化代码首先进行硬件和底层初始化。我们使用UART1时钟源为50MHz系统时钟。// 1. 启用外设时钟 SYSCTL-RCGCUART | (1 1); // 启用UART1时钟 SYSCTL-RCGCGPIO | (1 1); // 启用GPIOB时钟假设使用PB0/PB1 __asm__ volatile(NOP); // 插入少量延时等待时钟稳定 __asm__ volatile(NOP); // 2. 配置GPIO引脚复用 GPIOB-AFSEL | (1 0) | (1 1); // PB0, PB1 启用备用功能 GPIOB-PCTL ~((0xF (0*4)) | (0xF (1*4))); // 清除原有配置 GPIOB-PCTL | ((1 (0*4)) | (1 (1*4))); // 配置PB0为U1RxPB1为U1Tx GPIOB-DEN | (1 0) | (1 1); // 使能数字功能 // 3. 禁用UART以进行配置 UART1-CTL ~UART_CTL_UARTEN; // 4. 配置波特率 (50MHz, 460800, 16倍过采样) // BRD 50,000,000 / (16 * 460800) ≈ 6.781684 // BRDI 6, BRDF 0.781684 // UARTFBRD integer(0.781684 * 64 0.5) integer(50.027776) 50 UART1-IBRD 6; UART1-FBRD 50; // 5. 配置数据格式8位数据1位停止位无校验启用FIFO UART1-LCRH UART_LCRH_WLEN_8 | UART_LCRH_FEN; // 6. 配置中断与DMA相关 // 设置接收FIFO触发级别为1/4 (4字节)这将用于DMA突发请求 UART1-IFLS (UART1-IFLS ~UART_IFLS_RXIFLSEL_M) | UART_IFLS_RXIFLSEL_1_4; // 使能接收超时中断和接收中断用于错误处理 UART1-IM | UART_IM_RXIM | UART_IM_RTIM; // 7. 启用UART UART1-CTL | UART_CTL_UARTEN; // 8. 配置NVIC使能UART1中断 NVIC_EnableIRQ(UART1_IRQn);5.2 DMA通道配置与缓冲区管理接下来配置µDMA。我们使用通道10作为UART1 RX的DMA通道。#define RX_BUFFER_SIZE 256 uint8_t uart1_rx_buffer[RX_BUFFER_SIZE]; volatile uint32_t uart1_rx_dma_count 0; // DMA已传输字节数 volatile bool uart1_packet_ready false; // 数据包就绪标志 void UART1_DMA_RX_Init(void) { // 1. 启用µDMA控制器时钟 SYSCTL-RCGCDMA | (1 0); // 2. 等待DMA时钟就绪可选但建议 while(!(SYSCTL-PRDMA (1 0))) {}; // 3. 软件复位DMA通道确保干净状态 UDMA-CHMAP[2] 0; // 解除通道映射如果已映射 UDMA-CHEN ~(1 10); // 禁用通道10 UDMA-ALTCLR (1 10); // 选择主数据结构 UDMA-PRIOCLR (1 10); // 使用默认优先级 UDMA-ERRCLR (1 10); // 清除错误状态 // 4. 配置通道控制字控制数据结构 // 使用“基本模式”源地址不变目标地址递增每次传输1字节仲裁大小4与FIFO触发级别匹配 // 总传输项数先设置为缓冲区大小实际由超时中断控制结束 UDMA_CHCTL_BASE[10]-CHCTL UDMA_CHCTL_DSTINC_8 | // 目标1 UDMA_CHCTL_DSTSIZE_8 | // 目标数据大小8位 UDMA_CHCTL_SRCINC_NONE | // 源地址不变 UDMA_CHCTL_SRCSIZE_8 | // 源数据大小8位 UDMA_CHCTL_ARBSIZE_4 | // 仲裁大小4项 (RX_BUFFER_SIZE - 1); // 传输项数N-1 // 5. 设置源地址和目标地址 UDMA_CHCTL_BASE[10]-SRCENDP (uint32_t)(UART1-DR); // UART数据寄存器地址 UDMA_CHCTL_BASE[10]-DSTENDP (uint32_t)uart1_rx_buffer; // 内存缓冲区地址 // 6. 启用UART1的接收DMA功能并启用错误时自动禁用DMA安全特性 UART1-DMACTL UART_DMACTL_RXDMAE | UART_DMACTL_DMAERR; // 7. 启用DMA通道10 UDMA-CHEN | (1 10); // 8. 重置计数器和标志 uart1_rx_dma_count 0; uart1_packet_ready false; }5.3 中断服务程序与数据包处理逻辑DMA负责搬运数据但数据包的边界何时算接收完一包需要由UART的接收超时中断来判断。void UART1_IRQHandler(void) { uint32_t status UART1-MIS; // 读取屏蔽后的中断状态 // 处理接收超时中断RTMIS if (status UART_MIS_RTMIS) { // 1. 清除超时中断标志 UART1-ICR UART_ICR_RTIC; // 2. 停止DMA通道防止继续覆盖缓冲区 UDMA-CHEN ~(1 10); // 3. 获取DMA实际传输的字节数 // DMA控制字中的传输计数是递减的初始值为(RX_BUFFER_SIZE-1) uint32_t remaining_items (UDMA_CHCTL_BASE[10]-CHCTL) 0x3FF; uart1_rx_dma_count RX_BUFFER_SIZE - remaining_items - 1; // 4. 设置数据包就绪标志供主循环处理 if(uart1_rx_dma_count 0) { uart1_packet_ready true; } // 5. 可选重新配置并启动DMA准备接收下一个包 // 需要先重置DMA通道控制字和地址然后重新使能 UDMA_CHCTL_BASE[10]-CHCTL ... ; // 重新赋值控制字 UDMA_CHCTL_BASE[10]-DSTENDP (uint32_t)uart1_rx_buffer; // 重置目标地址 UDMA-CHEN | (1 10); // 重新使能通道 UART1-DMACTL | UART_DMACTL_RXDMAE; // 确保UART DMA使能若被DMAERR清零则需重新使能 } // 处理接收错误中断可扩展 if (status (UART_MIS_OEMIS | UART_MIS_BEMIS | UART_MIS_PEMIS | UART_MIS_FEMIS)) { // 读取错误状态并清除 uint32_t error_status UART1-RSR; UART1-ECR 0; // 写任意值清除所有错误标志 // 这里可以添加错误处理逻辑如记录日志、丢弃错误帧等 // 如果DMA因DMAERR而禁用需要重新使能 if (!(UART1-DMACTL UART_DMACTL_RXDMAE)) { UART1-DMACTL | UART_DMACTL_RXDMAE; } } }在主循环中只需要检查uart1_packet_ready标志当其为真时处理uart1_rx_buffer中长度为uart1_rx_dma_count的数据即可。5.4 调试技巧与性能评估在实现上述系统后如何验证其正确性和评估性能逻辑分析仪是必备工具通过抓取UART的TX/RX引脚波形可以直观看到数据流、波特率是否准确、帧格式是否正确。更重要的是可以测量DMA传输期间CPU的负载。你会发现在大量数据接收时CPU的占用率几乎为零仅在有数据包就绪中断时短暂响应。使用IO引脚翻转来测量中断响应时间在UART接收中断服务函数的入口和出口用一条GPIO置高/置低的语句。用示波器测量这个脉冲的宽度就是中断服务的执行时间。在DMA模式下这个时间会非常短仅处理标志位和重置DMA而在传统字节中断模式下这个脉冲会密集出现。压力测试以最高波特率如921600连续发送大量数据检查是否出现丢包。可以在发送端数据中加入序列号在接收端校验。DMA配合大缓冲区如1KB可以轻松应对高速连续数据流而传统中断模式在此场景下极易因中断服务程序处理不及时导致FIFO溢出。内存使用分析确保DMA缓冲区位于可被DMA访问的内存区域通常是SRAM。对于TM4C123整个SRAM区域DMA均可访问。注意避免缓冲区溢出计算好最大可能的数据包长度。6. 进阶话题与常见问题排查掌握了基础配置后你可能会遇到一些更复杂的需求或棘手的问题。6.1 9位模式与多机通信在一些老式的多机通信协议如Modbus RTU或自定义协议中会用到9位数据格式。第9位通常用作地址/数据标识位。TM4C123的UART硬件支持9位模式通过UART9BITADDR和UART9BITAMASK寄存器配置。工作原理当启用9位模式UART9BITADDR.9BITEN1后发送时第9位通常为0表示数据字节。如果需要发送一个地址字节第9位为1需要软件通过“粘性奇偶校验”技巧来临时设置。接收时硬件会检查每个字节的第9位。如果第9位为1则将该字节与UART9BITADDR中预设的地址进行比较可配合UART9BITAMASK进行掩码匹配。如果匹配则产生中断并且后续第9位为0的数据字节会被正常接收存入FIFO如果不匹配则忽略该地址字节及后续所有第9位为0的数据字节直到下一个第9位为1的地址字节到来。实操注意9位模式与DMA的配合需要小心。DMA控制器通常按字节传输它无法感知或处理第9位。因此在9位多机通信中通常只用DMA来传输数据字段第9位为0而地址识别和协议解析仍需CPU通过中断参与。6.2 ISO 7816智能卡模式UART模块还支持ISO 7816智能卡接口。在此模式下UnTx引脚变为位时钟输出UnRx变为半双工数据线。启用此模式需要设置UARTCTL.SMART位并且必须配置为8位数据、偶校验、2位停止位硬件强制。时钟频率最大为系统时钟的1/16。此模式主要用于与SIM卡、金融卡等智能卡通信在一般嵌入式串口应用中较少使用。6.3 环路回测Loopback用于自检在硬件设计验证或驱动程序调试阶段可以将UART设置为内部环回模式UARTCTL.LBE1。在此模式下发送器的输出在芯片内部直接连接到接收器的输入。这样你可以让MCU自己发送数据并接收回来无需连接外部硬件即可测试UART驱动程序的正确性、FIFO功能和中断逻辑。务必在禁用UARTUARTEN0的情况下设置LBE位。6.4 典型问题排查速查表现象可能原因排查步骤与解决方案完全无通信无波形1. GPIO引脚未正确复用。2. UART或GPIO模块时钟未启用。3. UART未使能UARTEN0。1. 检查RCGCUART和RCGCGPIO寄存器。2. 用示波器或逻辑分析仪检查TX引脚确认是否有任何输出。3. 检查AFSEL和PCTL寄存器配置。4. 确认UARTCTL.UARTEN已置1。能发送不能接收或反之1. 线路接反TX接TX。2. 对方设备故障或配置不一致波特率、数据位、停止位、校验。3. 流控引脚被意外拉高/拉低。1.最经典错误确认本机TX接对端RX本机RX接对端TX。2. 双方向对方发送简单数据如0x55, 0xAA用分析仪抓取双方波形对比。3. 检查UARTCTL中RXE和TXE位是否使能。4. 若使用硬件流控检查CTS/RTS引脚电平状态。通信乱码1.波特率不匹配最常见。2. 时钟源精度差如使用内部RC振荡器。3. 数据帧格式数据位、停止位、校验位配置错误。1. 用逻辑分析仪精确测量位周期计算实际波特率与配置值对比。2. 核对UARTIBRD和UARTFBRD计算过程确认UARTSysClk值正确。3. 检查UARTLCRH寄存器中WLEN,PEN,EPS,STP2位的配置。4. 考虑使用外部晶振提高时钟精度。高波特率下丢数据1. CPU处理中断不及时导致FIFO溢出。2. 未启用FIFO或FIFO触发级别设置不当。3. 未使用DMACPU负载过高。1. 启用FIFOUARTLCRH.FEN1。2. 调整UARTIFLS提高接收FIFO触发水位降低中断频率。3.终极方案启用接收DMA将数据搬运工作交给DMA控制器。4. 检查中断优先级确保UART中断未被其他高优先级中断长时间阻塞。DMA不工作数据未搬运到内存1. DMA通道未正确配置或未使能。2. UART的DMA功能未启用RXDMAE/TXDMAE。3. DMA源/目标地址配置错误。4. DMA传输大小项数设置为0。5. 内存缓冲区不可访问如位于Flash。1. 检查UDMA-CHEN寄存器对应通道位是否置1。2. 检查UARTDMACTL寄存器。3. 单步调试查看DMA通道控制字CHCTL、源地址SRCENDP、目标地址DSTENDP寄存器值是否正确。4. 确认缓冲区位于SRAM区。可在DMA配置后手动向UART发送数据观察目标内存地址内容是否变化。DMA传输不停止覆盖缓冲区1. 未正确判断传输结束条件如未使用接收超时中断。2. DMA传输量设置过大且未在适当时候软件中止。1. 启用UART接收超时中断UARTIM.RTIM1。2. 在超时中断服务程序中软件禁用DMA通道UDMA-CHEN ~(1ch)。3. 计算实际传输量传输量 初始项数 - 当前CHCTL中的剩余项数。调试UART-DMA系统时一个非常有效的方法是分阶段验证先让UART在纯中断模式下稳定工作然后加入FIFO调整触发级别观察中断频率变化最后再引入DMA并先用DMA发送一个固定数组的数据到串口助手验证DMA发送通路最后再测试DMA接收。每一步都确保稳定后再进入下一步能极大缩小问题范围。