1. AINTC在嵌入式系统中的核心价值与定位在嵌入式系统开发尤其是基于ARM Cortex-A/R/M系列处理器的实时应用中中断控制器Interrupt Controller的角色远不止是一个简单的“信号转发器”。它更像是整个系统事件响应机制的“交通指挥中心”。想象一下在一个繁忙的十字路口有数十个方向涌来的车辆中断请求如果没有红绿灯和交警中断控制器所有车辆都想同时通过结果必然是瘫痪和事故。CPU就是那个路口而AINTCARM Interrupt Controller就是那位高效、智能的交警。它的核心价值在于将CPU从繁琐的“轮询”工作中彻底解放出来。在没有中断机制的系统里CPU需要不断地去检查每个外设的状态“串口有数据吗”“定时器到了吗”“按键按下了吗”。这种轮询方式不仅极度浪费CPU算力更致命的是会导致响应延迟不可预测——CPU可能刚检查完串口按键就按下了但CPU要等下一轮循环才能发现这在实时系统中是不可接受的。AINTC的出现让外设能够主动“举手报告”发出中断请求CPU只在真正有事件需要处理时才介入实现了“事件驱动”这是嵌入式系统实现高实时性、高能效比的基石。具体到TI的ARM平台AINTC的设计尤为精妙。它不仅仅实现了基本的中断管理更引入了优先级仲裁、嵌套中断、向量化跳转等高级特性。这意味着当系统同时收到多个中断时AINTC能自动判断哪个更紧急如电源故障告警比打印日志重要优先处理甚至允许高优先级中断打断正在执行的低优先级中断服务程序ISR这就是中断嵌套对于保证关键任务的实时响应至关重要。而向量化则像给每个中断分配了一个专属的“快捷通道”地址CPU收到中断后能直接跳转到对应的处理函数省去了软件查表的开销进一步压榨了响应时间。对于从事工业控制、汽车电子、通信设备开发的工程师来说吃透AINTC就等于掌握了让系统既稳定又迅捷的核心钥匙。2. AINTC架构全景与核心工作流程拆解要驾驭AINTC不能只停留在寄存器配置的层面必须从顶层理解其数据流和控制流。我们可以把AINTC看作一个三层处理管道。第一层中断源与状态管理。这一层对应的是“系统中断”System Interrupt也就是所有能产生中断信号的外设或内部模块比如UART、GPIO、DMA、定时器等。每个中断源都有一个唯一的编号Index0-100。它们的状态被记录在**系统中断状态原始/置位寄存器SRSR1-SRSR4**中。当一个外设触发中断对应的SRSR位就会被硬件置1表示有一个“原始”中断请求在等待。这里有个关键点SRSR是“Raw Status”它只反映硬件信号不受任何使能控制。即使你关闭了中断使能外设触发了SRSR的位依然会置1这个设计便于诊断和调试。第二层通道映射与优先级仲裁。这是AINTC的“智能”所在。不是所有原始中断都能直接去打扰CPU。首先它需要通过系统中断使能寄存器ESR1-ESR4的开关。只有被使能的中断其状态才会从SRSR传递到系统中断状态使能/清除寄存器SECR1-SECR4。SECR反映的是“已使能且未处理”的中断状态这才是真正有资格申请CPU服务的请求。接下来是优先级仲裁。AINTC内部有多个“通道”Channel每个通道可以映射一个或多个系统中断通过通道映射寄存器CMR0-CMR25配置。通道具有固定的硬件优先级通常通道号越小优先级越高。所有在SECR中处于等待状态的中断会根据其映射的通道进入一个全局的仲裁器。仲裁器会持续比较所有活跃中断的通道优先级选出当前最高优先级的中断并将其索引号Index和计算出的向量地址分别更新到**全局优先索引寄存器GPIR和全局优先向量寄存器GPVR**中。第三层主机中断与向量投递。经过仲裁胜出的最高优先级中断需要被递交给ARM CPU核心。AINTC支持两个主机中断输出FIQ快速中断请求和IRQ普通中断请求。通常我们会将最高优先级的几个通道映射到FIQ其余映射到IRQ以实现更精细的响应分级。最终CPU会进入相应的异常向量FIQ或IRQ并在其异常服务程序中去读取AINTC的主机中断优先索引寄存器HIPIR1/HIPIR2或主机中断优先向量寄存器HIPVR1/HIPVR2来获知具体是哪个中断需要服务并跳转到对应的ISR。这个三层流程构成了从外设事件触发到CPU开始执行处理函数的完整路径。理解这个全景后续所有的寄存器配置和嵌套、向量化等高级功能就都有了清晰的上下文。3. 中断嵌套的三种模式与实战配置详解中断嵌套是衡量一个中断控制器是否强大的关键指标。简单的中断控制器只能等当前ISR完全执行完毕才能响应下一个中断。而在复杂的实时系统中紧急事件如看门狗报警、硬件故障必须能立即打断不太紧急的任务如数据备份。AINTC提供了三种嵌套模式通过**控制寄存器CR**的NESTMODE字段进行配置。3.1 无嵌套模式NESTMODE 0这是最简单、最基础的模式。一旦CPU开始执行一个中断的ISRAINTC就会自动屏蔽所有相同及更低优先级的中断具体屏蔽范围取决于配置直到当前ISR执行完毕并清除了中断状态后才会重新开放中断响应。这种模式的优点是逻辑简单不易出错适合对实时性要求不高、中断服务非常简短的系统。缺点也很明显无法处理紧急事件抢占系统实时性有天花板。3.2 自动嵌套模式NESTMODE 1 或 2这是AINTC的推荐模式也是其精髓所在。它允许高优先级中断抢占正在执行的低优先级中断服务程序。自动个体嵌套NESTMODE 1此模式为每个主机中断FIQ/IRQ维护独立的嵌套逻辑。例如一个IRQ中断正在服务时另一个更高优先级的IRQ中断可以抢占它但FIQ中断的抢占逻辑是独立管理的。这种模式提供了更灵活的、基于主机中断类型的嵌套控制。自动全局嵌套NESTMODE 2这是最常用、最强大的模式。AINTC维护一个全局的优先级堆栈。当一个中断被响应时其优先级即其通道号会被压入这个堆栈。此时AINTC会自动屏蔽所有优先级低于或等于当前堆栈顶优先级的中断。只有优先级高于栈顶的中断才能产生新的请求并抢占。当ISR执行完毕软件需要从堆栈中弹出该优先级恢复之前的嵌套状态。自动全局嵌套的软件流程基于输入材料中的步骤 这个过程需要软件即你的中断服务程序入口代码或RTOS的中断调度器与AINTC硬件紧密配合。禁用ARM硬件中断进入异常后首先屏蔽CPU核心的中断响应防止在配置AINTC的过程中被意外打断。清除OVERRIDE位读取并修改主机中断嵌套级别寄存器HINLRn。将其OVERRIDE位清零这样NESTLVL字段就会自动反映出当前活跃中断的真实优先级即刚才仲裁胜出的那个中断的通道优先级。压栈优先级将上一步读取到的真实优先级或你希望设置的优先级压入一个由软件维护的“嵌套优先级堆栈”。这个栈通常是在内存中定义的一个数组或链表。设置新的嵌套级别并置位OVERRIDE将当前活跃中断的优先级值写入HINLRn的NESTLVL字段并同时将OVERRIDE位置1。这个操作告诉AINTC“从现在开始手动将嵌套级别锁定为我设置的优先级不要再自动更新了。” 此后只有优先级高于此NESTLVL值的中断才能被响应。计算并存储ISR地址从**主机中断优先向量寄存器HIPVRn**中读取当前中断预计算好的ISR入口地址并保存。这里涉及到一个关键特性优先级保持模式PRHOLDMODE。如果CR寄存器的PRHOLDMODE位为1那么HIPIRn和HIPVRn在第一次被读取后就会被“冻结”直到手动解冻这可以防止在读取过程中因新中断到来而改变值。如果使用了此模式在此步骤后需要解除冻结。清除系统中断状态向**系统中断状态索引清除寄存器SICR**写入当前中断的索引号Index或者向对应的SECRn寄存器的相应位写1。这是至关重要的一步目的是告诉AINTC“这个中断我已经知道了正在处理请把它从等待队列中移除。”如果不清除该中断会一直处于等待状态导致无法触发后续中断或产生错误的重入。确认并使能ARM硬件中断重新使能CPU核心的中断。此时由于步骤4中设置了新的、更高的嵌套级别NESTLVL只有优先级高于当前ISR的中断才能抢占进来实现了安全的嵌套。执行ISR跳转到步骤5保存的地址执行具体的中断服务程序。在此期间更高优先级的中断可以抢占。ISR返回前再次禁用ARM硬件中断ISR主体执行完毕准备返回前再次屏蔽CPU中断准备恢复嵌套状态。出栈并恢复嵌套级别从软件维护的优先级堆栈中弹出当前优先级然后将栈顶的即前一个优先级写回HINLRn的NESTLVL字段并保持OVERRIDE位为1。这相当于将嵌套级别恢复到了被当前中断抢占之前的状态。使能ARM硬件中断重新开放CPU中断。中断返回执行标准的异常返回指令如ARM的SUBS PC, LR, #4。注意上述步骤是“自动主机中断嵌套方法”的标准流程。它要求软件严格维护一个优先级堆栈。一个常见的错误是步骤6清除状态的时机不对。如果在步骤7使能CPU中断之后才清除那么在使能后到清除前的极短窗口内同一个中断可能再次被触发导致错误的重入。因此必须在使能CPU中断之前完成状态清除。3.3 手动嵌套模式NESTMODE 3这是最灵活但也是最复杂的模式。AINTC硬件不提供任何自动的优先级屏蔽功能。完全由软件负责在进入一个ISR时软件需要根据自身逻辑手动编程系统中断使能清除寄存器ECR1-ECR4来禁用哪些中断再通过系统中断使能置位寄存器ESR1-ESR4来重新使能哪些中断。这种方法给了开发者最大的控制权可以实现非优先级规则的复杂嵌套逻辑但软件开销最大且容易出错通常仅在自动嵌套模式无法满足极其特殊的调度需求时使用。4. 中断向量化机制从查表到直取的性能飞跃向量化是AINTC提升中断响应速度的“秘密武器”。在传统的非向量化中断控制器中CPU收到中断信号后会进入一个统一的异常服务程序。这个程序需要软件去读取中断控制器的状态寄存器判断是哪个中断号然后通过一个跳转表通常是switch-case语句或函数指针数组来查找并跳转到对应的ISR。这个查表过程虽然很快但依然需要几十甚至上百个CPU周期。AINTC的向量化功能将这个查表过程硬件化了。其核心思想是让所有ISR的入口地址在内存中连续排列形成一个“向量表”。AINTC硬件会根据触发中断的索引号实时计算出其ISR的确切地址。向量化配置三要素向量基址寄存器VBR这个32位寄存器存放的是你的ISR向量表在内存中的起始地址。比如你规划将所有的中断服务程序入口放在内存地址0x80000000开始的地方那么就将0x80000000写入VBR。向量大小寄存器VSR这个寄存器定义了向量表中每个条目即每个ISR入口所占用的空间大小。它不是一个字节数而是一个编码值。例如设置为0表示每个条目4字节刚好放一条B ISR_HANDLER跳转指令1表示8字节2表示16字节以此类推。设置大一点的空间允许你将一小段简短的ISR代码直接放在向量表条目里实现“零跳转”处理这对于超高速中断至关重要。向量空地址寄存器VNR这是一个安全机制。当CPU读取向量地址时如果AINTC内部实际上没有任何待处理的中断一种异常情况那么它返回的地址就是VNR中设定的值。你应该在这里放置一个安全的空处理函数它简单地执行中断返回。向量地址的计算公式非常简单ISR地址 VBR (中断索引号 × 向量大小)当使能向量化后CPU在中断服务程序中不再需要软件查表而是直接读取主机中断优先向量寄存器HIPVRn里面存放的已经是计算好的、准确的ISR入口地址直接跳转即可。这节省了宝贵的时钟周期对于需要微秒级甚至纳秒级响应的应用如电机控制PWM、高速通信意义重大。实操心得配置VSR时务必根据你的编译器链接脚本和代码布局来设定。如果你的向量表里只存放跳转指令4字节足够。但如果你想利用某些ARM处理器的特性如将FIQ的中断处理程序直接放在向量表末尾以避免跳转就需要更大的空间。一个常见的坑是修改了VSR值后忘记同步调整链接脚本中相关段的对齐和大小导致向量地址计算错误程序跑飞。5. 关键寄存器功能解析与配置指南AINTC的寄存器虽然数量众多但按功能划分非常清晰。理解以下几组核心寄存器就能掌握其配置要领。5.1 全局控制与使能寄存器控制寄存器CR这是AINTC的“大脑”。NESTMODE位域选择嵌套模式0-无1-自动个体2-自动全局3-手动。PRHOLDMODE位是关键当置1时HIPIR和HIPVR在第一次被读取后会被锁定防止在软件读取过程中因新中断到来而值改变保证了中断信息的一致性建议在复杂嵌套应用中开启。全局使能寄存器GER这是AINTC的总开关。只有将GER的ENABLE位置1AINTC才会向CPU发出主机中断信号。即使单个中断已经使能如果GER关闭CPU也收不到任何中断请求。通常在系统初始化最后阶段打开它。全局嵌套级别寄存器GNLR在自动全局嵌套模式下此寄存器反映了当前被屏蔽的最高通道优先级即嵌套级别。软件可以读取它来了解当前嵌套状态也可以通过写OVERRIDE位来手动设置嵌套级别。5.2 中断状态管理寄存器组这是与具体中断号打交道的寄存器分为“索引操作”和“位操作”两类功能互补。索引操作寄存器SISR, SICR, EISR, EICR通过写入中断索引号Index来操作单个中断。优点是操作简单一条指令即可。例如要清除索引为42的中断状态只需SICR 42;。位操作寄存器SRSR1-4, SECR1-4, ESR1-4, ECR1-4通过位掩码bitmask来操作一组中断。优点是效率高可以一次性设置或清除多个中断。例如要同时使能UART0假设索引10和Timer1假设索引15的中断可以ESR1 (1 10) | (1 15);。它们的关系与选择SRSRnvsSECRnSRSRn反映的是原始硬件状态无论中断是否使能触发即置位。SECRn反映的是“已使能且未处理”的状态。通常我们在ISR中清除中断状态时操作的是SECRn或SICR。ESRnvsECRn这是中断的使能开关。ESRn的某位置1则对应中断被使能ECRn的某位置1则对应中断被禁用。它们是互逆操作。SICRvsSECRn功能都是清除中断状态。SICR是索引操作一次清一个SECRn是位操作可以一次清多个。在ISR中如果你已经从中断控制器如HIPIR知道了确切的中断号用SICR更清晰如果你需要批量清除则用SECRn。5.3 通道映射寄存器CMR0-CMR25这是配置中断优先级的核心。AINTC有26个通道Channel 0-25通道号越小优先级越高。每个通道映射寄存器CMR控制着一个系统中断Index映射到哪个通道。例如CMR5 20;表示将系统中断5映射到通道20。你可以将多个中断映射到同一个通道它们将具有相同的硬件优先级此时若同时触发则由硬件决定响应顺序通常按索引号或未定义。合理的通道映射是构建系统优先级体系的关键。通常将最紧急的中断如看门狗、硬件错误映射到低编号通道如01将普通外设中断映射到中间通道将软件中断等非实时任务映射到高编号通道。5.4 主机接口与向量寄存器主机中断优先索引/向量寄存器HIPIRn/HIPVRn这是CPU在中断服务程序中首先要读取的寄存器。HIPIRn给出了触发当前主机中断的最高优先级中断的索引号HIPVRn则直接给出了该中断的向量地址如果使能了向量化。在自动嵌套模式下配合PRHOLDMODE读取这两个寄存器的时机和次数需要仔细设计避免信息丢失。主机中断嵌套级别寄存器HINLRn如前所述在自动嵌套模式下用于管理和查询当前嵌套优先级。6. 从零开始AINTC初始化与典型中断处理流程实战理论讲得再多不如一行代码。下面我们以一个典型的ARM Cortex-A8平台如TI的AM335x为例展示AINTC的初始化流程和一个完整的中断服务程序框架。假设我们使用自动全局嵌套模式并使能向量化。6.1 系统初始化配置// 假设 AINTC 基地址为 0x48000000 #define AINTC_BASE 0x48000000 #define CR (*(volatile unsigned int *)(AINTC_BASE 0x004)) #define GER (*(volatile unsigned int *)(AINTC_BASE 0x010)) #define VBR (*(volatile unsigned int *)(AINTC_BASE 0x050)) #define VSR (*(volatile unsigned int *)(AINTC_BASE 0x054)) #define VNR (*(volatile unsigned int *)(AINTC_BASE 0x058)) #define CMR(n) (*(volatile unsigned int *)(AINTC_BASE 0x400 (n)*4)) #define ESR1 (*(volatile unsigned int *)(AINTC_BASE 0x300)) #define ECR1 (*(volatile unsigned int *)(AINTC_BASE 0x380)) void aintc_init(void) { // 1. 全局禁用AINTC在配置期间避免产生意外中断 GER 0x0; // 2. 配置控制寄存器自动全局嵌套模式 使能优先级保持模式 // NESTMODE 2 (自动全局), PRHOLDMODE 1 (使能保持) CR (2 2) | (1 4); // 3. 配置向量化 // 假设我们的ISR向量表链接在 0x80000000 VBR 0x80000000; // 每个向量条目大小为 4 字节一条32位指令 VSR 0x0; // 设置空向量地址指向一个安全返回函数 extern void isr_null_handler(void); VNR (unsigned int)isr_null_handler; // 4. 配置通道映射示例将系统中断10如GPIO0映射到通道5 // 将系统中断11如UART0映射到通道6 CMR(10) 5; CMR(11) 6; // 注意通道号越小优先级越高因此中断10比中断11优先级高 // 5. 使能特定的系统中断示例使能中断10和11 // 注意ESR是“置位”寄存器写1到对应位来使能 ESR1 (1 10) | (1 11); // 假设中断10和11在ESR1的位域内 // 6. 全局使能AINTC GER 0x1; // 7. 使能ARM CPU核心的IRQ/FIQ中断此处为伪代码依赖具体CPU核 // arm_enable_irq(); // arm_enable_fiq(); }6.2 中断服务程序ISR框架示例以下是一个处理IRQ中断的汇编或C与汇编混合的入口程序框架体现了自动全局嵌套的完整步骤// 假设这是IRQ的向量入口地址由VBR offset计算得到 // 编译器或链接器会确保每个ISR入口地址按VSR对齐 irq_handler: // 步骤1: 保存上下文 (r0-r12, lr, spsr) 到IRQ模式栈 SUB lr, lr, #4 // 计算返回地址 STMFD sp!, {r0-r12, lr} // 保存寄存器 // 步骤2: 禁用ARM CPU中断 (IRQ)防止配置过程被打断 CPSID i // 禁用IRQ // 步骤3: 读取HINLR1假设IRQ对应HINLR1并清除OVERRIDE以获取真实优先级 LDR r0, AINTC_HINLR1_ADDR LDR r1, [r0] BIC r1, r1, #0x80000000 // 清除第31位OVERRIDE位 STR r1, [r0] // 写回此时NESTLVL字段为真实优先级 // 步骤4: 将真实优先级压入软件堆栈 LDR r2, nest_priority_stack_top LDR r3, [r2] // r3 当前栈指针 ADD r4, r3, #4 STR r4, [r2] // 更新栈顶 AND r1, r1, #0x1FF // 提取NESTLVL字段低9位 STR r1, [r3] // 优先级入栈 // 步骤5: 设置新的嵌套级别并置位OVERRIDE ORR r1, r1, #0x80000000 // 置位OVERRIDE位 STR r1, [r0] // 写回HINLR1锁定嵌套级别 // 步骤6: 读取HIPVR1获取ISR向量地址并清除中断状态 LDR r0, AINTC_HIPVR1_ADDR LDR r5, [r0] // r5 ISR向量地址 // 通过HIPIR1获取中断索引号用于清除状态 LDR r0, AINTC_HIPIR1_ADDR LDR r6, [r0] // r6 中断索引号 // 清除中断状态通过SICR LDR r0, AINTC_SICR_ADDR STR r6, [r0] // 写入索引号清除状态 // 步骤7: 重新使能ARM CPU中断 (IRQ) CPSIE i // 步骤8: 跳转到具体的ISR处理函数 MOV lr, pc BX r5 // 跳转到HIPVR1给出的地址 // 步骤9: 从具体ISR返回后再次禁用中断 CPSID i // 步骤10: 从软件堆栈弹出旧优先级恢复HINLR1 LDR r2, nest_priority_stack_top LDR r3, [r2] SUB r3, r3, #4 LDR r1, [r3] // 弹出旧的优先级 STR r3, [r2] // 更新栈顶 LDR r0, AINTC_HINLR1_ADDR ORR r1, r1, #0x80000000 // 置位OVERRIDE STR r1, [r0] // 恢复旧的嵌套级别 // 步骤11: 使能中断恢复上下文并返回 CPSIE i LDMFD sp!, {r0-r12, pc}^ // 恢复寄存器并从异常返回注意事项上述汇编示例是概念性的实际开发中上下文保存/恢复、堆栈操作等部分通常由编译器或RTOS的中断管理封装提供。关键是要理解在C语言的中断服务函数前后对应的汇编入口/出口代码需要完成上述步骤。许多RTOS如FreeRTOS的移植层或裸机框架已经实现了这套机制。7. 常见问题排查与调试技巧实录在实际项目中中断问题往往是最难调试的。以下是我在多年开发中总结的AINTC相关常见问题及排查思路。7.1 中断根本无法触发检查清单全局使能GER这是最容易被忽略的一步。确认GER寄存器已置1。具体中断使能ESRn确认对应系统中断的使能位已经置1。使用ESRn置位而不是ECRn。CPU核心中断使能确认ARM处理器本身的IRQ或FIQ异常响应已经开启通常通过CPSR或SCR寄存器配置。外设中断使能AINTC只是中介源头在外设。确保UART、Timer等外设模块自身的中断输出已经使能。中断状态SRSRn在触发条件下读取对应的SRSRn寄存器看硬件状态位是否被置1。如果没有问题出在外设或连接上。7.2 中断触发一次后不再触发根本原因中断状态没有在ISR中正确清除。这是新手最常踩的坑。排查在ISR中在读取了必要信息如HIPIR后必须立即向SICR写入中断索引号或向对应的SECRn位写1。使用调试器单步跟踪ISR确认清除操作确实执行了。进阶技巧有时为了调试可以在清除状态前通过读取SECRn来确认中断确实处于等待状态。清除后再次读取确认位已被清零。7.3 中断嵌套行为异常高优先级无法抢占检查嵌套模式确认CR.NESTMODE配置正确例如配置为2-自动全局嵌套。检查软件堆栈管理在自动嵌套模式下你是否正确实现了优先级堆栈的压栈和出栈操作检查步骤3、4、10的代码逻辑。一个常见的错误是压栈和出栈不匹配导致嵌套级别混乱。检查HINLRn配置在ISR入口是否清除了OVERRIDE位以获取真实优先级是否在压栈后正确设置了新的NESTLVL并置位OVERRIDE使用调试器观察HINLRn寄存器的值在ISR执行过程中的变化。检查通道映射确认高优先级中断映射到了编号更小的通道如通道0优先级最高。使用CMR寄存器确认映射关系。7.4 向量化功能失效跳转到错误地址检查VBR/VSR对齐VBR指向的向量表基址以及每个ISR入口地址必须符合VSR设置的对齐要求。如果VSR04字节那么每个ISR入口地址必须是4字节对齐。编译器链接脚本中需要将向量表段.vector_table进行严格对齐。检查HIPVRn值在中断触发时用调试器读取HIPVR1或HIPVR2的值。计算一下VBR (中断索引号 × VSR)看结果是否与HIPVRn的值一致。如果不一致说明向量化计算硬件或配置有问题。检查VNR如果意外跳转到了VNR指定的地址说明CPU读取向量时AINTC内部没有有效的中断请求。检查中断触发和状态清除的时序是否在读取向量和清除状态之间有竞争条件。7.5 性能优化与最佳实践FIQ用于最紧急中断ARM的FIQ模式有更多的专用寄存器r8-r14_fiq可以避免保存/恢复上下文的开销。将系统中最关键、最频繁的1-2个中断如高速ADC采样完成映射到FIQ并为其编写高度优化的FIQ专属ISR。合理分组与通道映射不要将所有中断都映射到不同通道。将实时性要求相近的中断分组映射到同一通道可以减少通道资源占用。将完全不需嵌套的中断设为同一优先级。慎用手动嵌套除非有非常特殊的调度需求如基于时间片而非优先级的抢占否则尽量使用自动嵌套模式。手动嵌套的软件复杂度和出错风险极高。利用优先级保持模式PRHOLDMODE在中断源非常频繁或ISR入口处理较慢的系统中建议开启CR.PRHOLDMODE。这可以确保软件读取到的HIPIR/HIPVR信息是确定性的避免在读取过程中被新中断更新。调试利器GPIR和GPVR在调试复杂的中断交互问题时持续监控**全局优先索引寄存器GPIR和全局优先向量寄存器GPVR**非常有帮助。它们显示了当前所有主机中断中优先级最高的那个可以帮助你确认仲裁逻辑是否符合预期。