目录1. 高速信号概述1.1. 核心演进从并行到串行的技术革命1.2. 主流高速串行总线技2. 高速串行信号数字传输3. 高速信号传输常用术语1. 高速信号概述高速信号总线是电子系统中实现芯片间、设备间高速、可靠数据传输的标准化物理通道与协议体系是现代计算机、消费电子、工业设备性能提升的核心基础设施。随着数据吞吐量需求指数级增长传统并行总线逐渐被高速串行总线取代后者已成为主流技术路线。1.1. 核心演进从并行到串行的技术革命1. 传统并行总线的瓶颈早期的 PCI、IDE 等并行总线受限于物理特性速率提升陷入停滞时序偏移Skew多根数据线长度、阻抗差异导致信号到达时间不一致高速下误码率急剧上升串扰干扰相邻并行线路间的电磁干扰限制了时钟频率和布线密度共享带宽多设备共享总线易出现资源争用延迟和扩展性差2. 高速串行总线的突破现代高速总线普遍采用串行差分传输架构通过以下核心技术解决并行瓶颈差分信号传输使用一对互补信号Tx/Tx-传输数据通过差值抵消共模噪声抗干扰能力大幅提升嵌入式时钟与 CDR数据流中编码时钟信息接收端通过时钟数据恢复电路CDR重建时钟无需独立时钟线消除时序偏移问题信道均衡技术预加重 / 去加重、CTLE/DFE 等技术补偿传输损耗支持更高传输速率和更长链路距离从早期 8b/10b 编码效率 80%演进到 128b/130b/128b/132b 高效编码效率≈98%再到 PAM4 多电平调制大幅提升传输效率1.2. 主流高速串行总线技当前应用最广泛的五大高速总线标准覆盖计算、存储、外设、显示等核心场景总线类型核心定位关键技术特点典型应用场景速率演进单通道 / 总带宽PCI Express (PCIe)计算 / 外设互联总线点对点架构、可扩展通道数x1/x4/x8/x16、低延迟显卡、NVMe SSD、网卡、AI 加速卡1.0 (2.5GT/s) → 6.0 (64GT/s, PAM4 调制)USB (通用串行总线)通用外设总线协议融合PCIe/DP、Type-C 物理接口、热插拔移动存储、外设、视频传输、充电2.0 (480Mbps) → USB4 Gen4x2 (80Gbps)SATA/SAS传统存储总线点对点串行传输、NCQ 队列优化机械硬盘、SATA SSD、服务器存储SATA3.0 (6Gbps) 为最终速率HDMI消费级视频总线音视频同步传输、HDCP 版权保护、消费电子生态电视、游戏主机、投影仪、消费级显示器1.0 (4.95Gbps) → 2.2 (96Gbps)DisplayPort (DP)专业级视频总线高带宽、多流传输MST、DSC 压缩、DP Alt Mode电竞显示器、专业工作站、多屏拼接1.0 (10.8Gbps) → 2.1 (80Gbps)2. 高速串行信号数字传输对于数据速率越来越高的高速串行数字信号来说信号的传输通道带宽限制对信号的影响越来越大测量中也需要考虑到传输通道对信号的影响并进行补偿。另外很多高速总线会在发送端采用预加重技术、在接收端采用均衡技术相 应地测量软件也要能模拟出这些电路对信号的影响。模块 / 环节所在位置核心功能关键技术 / 特性对应测试点信号状态说明Tx 发送器发送端前端将并行数据转换为符合总线规范的高速串行差分信号完成数据编码与并串转换8b/10b/128b130b 编码、NRZ/PAM4 调制、差分信号输出TP0信号原始状态眼图完全张开、边缘清晰、无明显失真是链路中信号质量最优的节点Pre-Emphasis 预加重电路发送端后端对信号高频跳变沿进行提前放大主动补偿传输通道的高频损耗抵消后续码间干扰ISI预加重 / 去加重技术、可编程增益调整TP1信号经过预加重补偿高频分量被强化为通道传输做 “预失真” 处理眼图仍保持良好张开度连接器发送端侧发送端与传输通道之间实现发送端与传输线缆 / PCB 走线的物理连接保证差分信号的可靠接入高速连接器阻抗匹配、差分对屏蔽设计TP1理想状态下无明显信号劣化若阻抗不匹配会引入信号反射导致眼图边缘出现抖动传输信道Channel链路中间核心段承载高速差分信号传输是信号劣化的核心环节会引入损耗、串扰、反射、码间干扰等PCB 走线 / 高速线缆、介质损耗、趋肤效应、差分阻抗控制TP2信号经过长距离传输后严重劣化高频分量大幅衰减眼图明显闭合、边缘模糊、噪声与抖动显著增加连接器接收端侧传输通道与接收端之间实现传输通道与接收端的物理连接完成信号的可靠接入高速连接器阻抗匹配、差分对屏蔽设计TP3若连接器性能不佳会进一步加剧信号损耗与反射导致接收端输入信号质量进一步下降EQ 均衡器接收端前端对通道引入的信号失真进行补偿恢复信号完整性抑制码间干扰与噪声CTLE 连续时间线性均衡、DFE 判决反馈均衡、FFE 前馈均衡TP3针对通道损耗做反向补偿对高频分量进行恢复让闭合的眼图重新逐步张开是链路补偿的核心环节Rx 接收器接收端后端完成时钟数据恢复CDR、信号采样、串并转换与数据解码还原原始并行数据CDR 时钟数据恢复、信号采样判决、数据解码TP4经过均衡补偿后信号眼图重新张开恢复到可正确采样的状态最终实现无误码的数据接收3. 高速信号传输常用术语嵌入 / 去嵌入属于测量与仿真层的信号处理技术核心是 “还原真实信号” 或 “模拟真实链路”服务于高速链路的设计、测试与验证环节。预加重 / 均衡属于硬件链路层的补偿技术核心是 “主动抵消通道损耗”分别部署在发送端和接收端是高速串行总线实现超高速传输的底层硬件支撑。术语名称中英文核心定义技术原理典型应用场景关键特性与关联关系去嵌入De-Embedding一种高速信号测量与仿真技术核心作用是消除传输通道 / 测量通道对信号的劣化影响还原信号在理想状态下的原始形态。通过提前测量通道的 S 参数散射参数建立通道的损耗、时延、反射等特性模型再通过算法从接收端的实测信号中反向剥离通道带来的失真还原出发送端的原始信号。1. 示波器高速信号测试消除测试夹具、线缆、PCB 走线的损耗精准测量芯片引脚处的真实信号质量2. 芯片性能验证在接收端测试时反向还原发送端的预加重输出特性。与「嵌入」为完全相反的技术是高速信号一致性测试的核心手段直接决定测量结果的准确性。嵌入Embedding与去嵌入原理相反的测量 / 仿真技术核心作用是给理想信号叠加传输通道 / 测量通道的劣化影响模拟信号在真实链路中的传输状态。基于通道的 S 参数模型将通道的损耗、串扰、码间干扰等特性叠加到理想的原始信号上计算出信号经过通道后的劣化形态。1. 链路仿真验证在设计阶段模拟信号经过 PCB、连接器、线缆后的质量变化提前发现信号完整性问题2. 发送端性能测试验证发送端输出的信号经过真实通道后是否仍能满足接收端的采样要求。是高速链路设计与仿真的基础技术可在设计早期预判链路风险降低硬件迭代成本。预加重Pre-Emphasis也叫去加重 De-Emphasis高速总线发送端的核心补偿技术通过提前提升信号的高频分量抵消传输通道对高频信号的衰减改善信号传输质量。高速传输通道普遍存在 “高频损耗大、低频损耗小” 的特性会导致信号跳变沿高频分量严重衰减预加重电路会主动放大信号的跳变沿让信号经过通道后高频与低频分量的幅度趋于均衡。1. PCIe、USB、HDMI、SATA 等所有主流高速串行总线的发送端标配2. 长距离高速传输场景如高速线缆、背板走线通常会配合接收端均衡技术使用。1. 分为 1 阶、2 阶、3 阶等不同档位可通过固件编程调整补偿强度2. 与接收端的「均衡」技术形成收发联合补偿是实现超高速传输的核心手段。均衡Equalization与预加重对应的接收端补偿技术通过补偿通道对信号的失真影响恢复接收信号的完整性是高速总线接收端的核心技术。针对通道带来的高频衰减、码间干扰ISI、噪声等问题通过不同的均衡电路实现补偿- CTLE连续时间线性均衡补偿通道的频率响应失真- DFE判决反馈均衡抑制码间干扰消除前一个码元对后一个码元的影响。1. 所有主流高速串行总线的接收端标配与发送端预加重配合工作2. 高速信号采样前的必备环节只有经过均衡补偿的信号才能被时钟数据恢复CDR电路正确采样。1. 补偿效果与通道损耗强相关通道损耗越大对均衡能力的要求越高2. 与预加重形成 “发送端预补偿 接收端后补偿” 的完整链路补偿体系是高速串行总线实现可靠传输的核心保障。两者的共同目标都是为了克服高速传输中的信号完整性问题保证信号在经过链路传输后仍能被正确识别与采样实现无误码的数据传输。