1. 盘古PGX-Lite 7K开发板硬件概览PGC7KD-6IMBG256开发板是紫光同创Compa系列FPGA的入门级评估平台板载资源丰富且布局合理。这块开发板最显著的特点是采用了Type-C接口作为串口通信通道相比传统DB9接口更符合现代设备的连接需求。开发板右上角整齐排列的8个LED灯将成为我们首个实验的操作对象它们直接连接到FPGA的通用IO引脚上。板载的Jtag调试接口采用标准10针2.0mm间距排针省去了外接调试器的麻烦。值得注意的是这批LED采用共阳连接方式这意味着当FPGA对应引脚输出低电平时LED才会点亮。开发板还配备了8位独立按键和拨码开关为后续的交互实验提供了硬件基础。2. 开发环境搭建与工程创建2.1 PDS Lite软件安装紫光同创提供的PDS Lite开发环境需要从官网下载最新版本。安装过程中需特别注意安装路径不要包含中文或特殊字符安装完成后需要申请免费License建议同时安装USB-JTAG驱动否则无法识别开发板提示首次连接开发板时Windows设备管理器可能会显示未知设备需要手动指定驱动路径到PDS安装目录下的driver文件夹。2.2 新建FPGA工程在PDS Lite中创建新项目时需要正确选择器件型号PGC7KD-6IMBG256。工程创建向导中这几个选项特别重要顶层实体名称建议命名为led_controller目标器件速度等级选择-6默认IO标准设置为LVCMOS33建议为工程创建清晰的目录结构/led_demo ├── /src # Verilog源代码 ├── /constraint # 引脚约束文件 ├── /sim # 仿真文件 └── /doc # 设计文档3. LED控制电路原理分析3.1 硬件连接原理开发板上的LED电路设计值得深入研究。原理图显示8个LED通过470Ω限流电阻连接到FPGA的BANK1引脚采用共阳接法。具体连接关系如下LED编号FPGA引脚端口名称D1C12LED[0]D2C11LED[1].........D8B8LED[7]这种设计意味着输出0点亮LED输出1熄灭LED限流电阻确保电流在安全范围内约6mA3.3V3.2 Verilog驱动逻辑LED控制本质上是对GPIO引脚的开关控制。我们需要在Verilog中实现module led_controller( input clk, output reg [7:0] led ); // 时钟分频器 reg [31:0] counter; always (posedge clk) begin counter counter 1; if(counter 32d12_000_000) begin // 约0.5秒周期 counter 0; led ~led; // LED状态翻转 end end endmodule这段代码实现了LED的自动闪烁效果通过32位计数器实现约0.5秒的状态翻转。4. 完整实现步骤详解4.1 引脚约束配置在PDS中创建新的约束文件.pdc添加以下内容# 系统时钟输入板载50MHz create_clock -name clk -period 20 [get_ports clk] # LED引脚约束 set_pin_assignment { led[0] } { LOCATION C12; } set_pin_assignment { led[1] } { LOCATION C11; } ... set_pin_assignment { led[7] } { LOCATION B8; } # IO标准设置 set_pin_assignment { clk } { IOSTANDARD LVCMOS33; } set_pin_assignment { led[*] } { IOSTANDARD LVCMOS33; }4.2 综合与实现点击PDS工具栏的Run Flow按钮执行完整编译流程需要特别关注综合报告中的资源利用率时序报告中是否有时序违例实现阶段是否成功分配了引脚常见问题处理如果出现时序违例可尝试降低时钟频率或优化代码引脚分配冲突时需要检查约束文件综合失败时查看日志中的具体错误信息4.3 下载验证使用Type-C线连接开发板后点击Program Device按钮选择生成的.bit文件确保JTAG链识别到正确器件点击Program开始下载成功下载后应该能看到8个LED以约1Hz频率同步闪烁。如果LED不亮请检查开发板供电是否正常下载模式选择是否正确LED方向是否接反可用万用表测量5. 进阶实验与调试技巧5.1 呼吸灯效果实现通过PWM调制可以实现LED亮度渐变效果reg [7:0] pwm_counter; reg [7:0] brightness; always (posedge clk) begin pwm_counter pwm_counter 1; led (pwm_counter brightness) ? 8h00 : 8hFF; // 亮度渐变控制 if(pwm_counter 8hFF) begin brightness brightness 1; end end5.2 在线调试技巧PDS内置的逻辑分析仪功能非常实用在代码中标记要观察的信号设置触发条件如led[0]下降沿配置采样深度和时钟下载带有调试核的bit文件触发后查看波形5.3 常见问题排查LED完全不亮检查板载3.3V电源是否正常测量LED两端电压确认程序是否成功下载LED常亮不闪烁检查时钟是否接入验证计数器是否正常工作查看综合后的网表个别LED不工作检查对应引脚约束测量LED是否损坏验证PCB走线连通性6. 工程优化与扩展思路6.1 资源优化方案对于简单的LED控制可以优化设计以减少资源占用改用更小的计数器位宽使用LUT替代寄存器实现简单逻辑启用编译器的优化选项6.2 功能扩展建议基于当前工程可以扩展更多功能添加按键控制改变闪烁模式实现LED跑马灯效果通过串口控制LED状态结合PWM实现多级亮度调节6.3 系统时钟管理更复杂的时钟处理方案// 时钟分频模块 module clk_divider( input clk_in, output reg clk_out ); parameter DIVIDER 24d12_000_000; reg [23:0] counter; always (posedge clk_in) begin if(counter DIVIDER-1) begin counter 0; clk_out ~clk_out; end else begin counter counter 1; end end endmodule在实际项目中我通常会为每个功能模块创建独立的时钟域这样可以提高设计的灵活性和可维护性。对于LED控制这种简单逻辑直接使用系统时钟也是可行的但需要注意时序约束的设置。