1. 项目概述从芯片手册到工程实战的深度拆解每次拿到一颗新的LDO芯片比如德州仪器的TPS7A84我习惯做的第一件事不是直接画原理图而是把它的数据手册翻到“电气特性”和“典型应用”章节反复琢磨那几个核心参数背后的故事。这就像认识一个新朋友光知道名字和身高体重没用你得了解他的脾气秉性、能力边界和在压力下的反应。对于一颗宣称能输出4A电流、压差仅180mV的LDO它的“脾气”就藏在UVLO欠压锁定、压差电压VDO和负载瞬态响应这些特性里。很多工程师选型时只看输出电压和最大电流结果板子回来一上电就保护或者负载一切换输出电压就乱跳问题往往就出在对这些“隐性”特性的理解不足上。LDO全称低压差线性稳压器它的核心任务听起来简单提供一个干净、稳定的电压。但魔鬼藏在细节里。尤其是在为FPGA的核心电压、高速ADC的模拟供电或者射频PA的偏置电压这种对噪声和瞬态响应极其敏感的场合LDO的选择和外围电路设计直接决定了系统性能的上限和稳定性下限。TPS7A84作为一款高性能、大电流的LDO其数据手册里用了大量篇幅来阐述UVLO、VDO和负载瞬态响应这绝不是厂商在炫技而是因为这些特性在实际工程中就是一道道需要精准跨越的“门槛”。接下来我就结合手册内容和多年的踩坑经验把这几个关键特性掰开揉碎了讲清楚让你下次设计时不仅能看懂参数更能预判和解决那些数据手册里没明说的问题。2. 欠压锁定UVLO的深度解析与实战应对2.1 UVLO的工作原理与设计意图欠压锁定英文叫Undervoltage Lockout简称UVLO。你可以把它想象成LDO内部一个非常负责任的“门卫”。这个门卫的核心职责就两条第一在输入电压VIN或者偏置电压BIAS没有达到最低工作要求之前坚决不让器件启动把输出关得死死的第二在工作过程中一旦输入或偏置电压突然掉电Collapse它能迅速反应强制关闭输出防止LDO进入一种不可预测的、可能损坏自身或后级负载的异常工作状态。为什么需要这个“门卫”这得从LDO的内部结构说起。一颗典型的LDO内部包含误差放大器、基准电压源、驱动电路和调整管Pass Element。这些电路模块要正常工作都需要一个最低的供电电压来偏置。如果输入电压太低误差放大器可能无法正常放大基准电压源可能输出不准驱动电路无法充分打开调整管。此时如果强行让LDO工作输出电压会严重失调纹波巨大调整管可能工作在线性区甚至饱和区产生异常发热长期下来会损害器件可靠性。UVLO电路就是通过监测VIN或BIAS电压并与内部设定的阈值进行比较来生成一个全局的使能/关断信号从根源上杜绝这种“营养不良还硬要干活”的危险情况。TPS7A84的UVLO电路有一个关键细节它的响应时间在微秒级。这意味着从检测到电压低于阈值到完全关断内部电路需要几微秒的时间。这个延迟是电路本身的特性决定的。手册里特别提到了一个棘手的场景当输入电压有一个短暂的下冲Downward Line Transient比如从正常值瞬间跌落到0.8V以下但持续时间极短时UVLO电路会被触发Assert但由于时间太短它内部储存的能量不足以将所有的内部电路节点完全放电复位。这就导致了一个尴尬的局面——UVLO信号虽然发出了但输出级并未被完全禁用。2.2 UVLO工作区域的实战图解与对策手册里的图8-8是理解UVLO动态行为的钥匙。我们把输入电压VIN随时间变化的曲线以及对应的输出电压VOUT和UVLO状态结合起来看可以分为几个关键区域区域A启动区VIN从0开始上升。在达到UVLO上升阈值UVLO Rising Threshold之前器件处于完全关断状态VOUT为0。这是安全的“休眠期”。区域B与D稳态工作区VIN稳定在正常工作范围内且高于UVLO下降阈值UVLO Falling Threshold。UVLO电路不动作LDO正常稳压输出。这是理想的“工作期”。区域C浅度跌落区这里发生了一个“Brownout”事件即VIN下跌但跌幅没有超过UVLO迟滞Hysteresis范围也就是说VIN仍然高于UVLO下降阈值。此时UVLO并未触发器件仍然使能。但由于输入电压余量不足LDO可能已经无法维持稳压输出电压VOUT会随着VIN的降低而降低出现跌落。这种情况很危险因为LDO并未关闭调整管可能工作在不佳的状态功耗和热应力会急剧增加。我的经验是在设计时要尽量避免系统工作在这个边缘区域。区域E与G深度跌落与关断区当VIN跌落到低于UVLO下降阈值时UVLO电路被强制触发器件被禁用。输出电压VOUT会由于负载的消耗以及LDO内部可能存在的有源放电电路Active Discharge Circuit而快速下降。直到VIN重新爬升并再次穿越UVLO上升阈值器件才会经历一次完整的重新启动Region E后的正常启动。区域G则是描述VIN从正常值缓慢或快速下降到0V的过程一旦低于阈值器件关断。区域F正常关断描述的是VIN从正常值下降到UVLO下降阈值的过程是进入关断状态的过渡。面对手册中提到的“短暂下冲导致UVLO未完全关断”的问题工程师可以采取两个实打实的对策增大输入电容CIN在输入引脚靠近芯片处并联一个更大容值、低ESR的陶瓷电容如47μF或更大。它的作用是在输入电压发生瞬间下冲时利用自身储存的电能“撑住”VIN的电压减缓其下降速率Limit the fall time为UVLO电路争取足够的完全关断时间。这在输入电源线较长、容易引入噪声或瞬态干扰的应用中特别有效。使用独立的偏置电源轨Bias Rail对于TPS7A84这类高性能LDO当输入电压VIN较低如低于1.4V时强烈建议使用一个独立的、电压更高的偏置电源如3.3V或5V连接到BIAS引脚。这个偏置电压专门给LDO的内部控制电路如误差放大器、基准源、电荷泵供电。这样即使主输入VIN发生剧烈波动只要BIAS电压稳定内部控制电路就能保持正常工作状态UVLO的判断和执行也会更加可靠。这相当于给“门卫”单独配了一个不同断电源让他在主电源混乱时依然能清晰判断并果断行动。3. 压差电压VDO的本质与选型计算3.1 压差电压的定义与物理意义压差电压Dropout Voltage通常缩写为VDO。它的定义很直观VDO VIN - VOUTmin即维持输出电压稳定在所设定值比如5.0V时输入电压VIN必须比输出电压高出的最小差值。一旦VIN - VOUT的差值小于这个VDO值LDO就“撑不住”了调整管会进入完全导通状态像一个电阻一样失去稳压功能输出电压会跟随输入电压一起下降。理解VDO的关键在于理解LDO的核心——调整管。无论是PNP晶体管、PMOS还是NMOS它都工作在线性区放大区来实现稳压。要维持这个线性工作状态调整管两端必须维持一定的电压差Vds对于MOSFETVce对于BJT。这个必需的电压差加上驱动电路、电流检测等部分的压降共同构成了总的VDO。因此VDO不是一个固定值它直接正比于输出电流IOUT。输电流越大流过调整管的电流越大在其导通电阻Rds(on)上产生的压降也越大所以VDO随之增大。手册中的图6-22到6-24的曲线清晰地展示了VDO随IOUT线性增加的关系这是由调整管的物理特性决定的。3.2 影响VDO的复杂因素与TPS7A84的特殊性对于TPS7A84这样的高性能LDO影响VDO的因素比基础LDO更复杂主要涉及内部电荷泵Charge Pump电荷泵与驱动能力TPS7A84内部集成了电荷泵用于生成一个高于输入电压的栅极驱动电压以确保调整管通常是PMOS能被充分增强获得极低的导通电阻从而实现低压差。然而这个电荷泵的工作效率与输入电压VIN是非线性的。如图6-20所示在低输入电压且未使用外部偏置BIAS时电荷泵产生的栅极电压不足导致调整管驱动不强导通电阻变大从而使VDO升高。这就是为什么在低输入电压应用时必须使用BIAS引脚提供更高电压来直接或间接增强栅极驱动显著降低VDO。输入电压上限的钳位效应另一个容易被忽略的点是当输入电压VIN接近其最大工作电压如6.5V时VDO反而会指数级上升见图6-20和6-21。这是因为内部的电荷泵电压被钳位在8.0V。当VIN很高时电荷泵的升压余量变小驱动能力下降同样导致调整管导通不充分VDO恶化。这意味着即使你的输入电压很高余量很大也不代表VDO一定小你需要查阅芯片在特定VIN下的VDO曲线。实操心得永远不要只看数据手册首页的“典型压差”值。那个值通常是在特定条件如IOUT1A VIN某固定值TA25°C下测得的。真正的设计必须基于最坏情况Worst Case考虑最高工作结温TJ、最大输出电流、输入和输出电压的公差Tolerance以及未使用偏置的情况。例如手册中给出在IOUT3A TJ125°C时VDO最大可能达到340mV。那么你在设计5V输出系统时输入电压至少需要保证在5.34V以上并在此基础上再留出至少100-150mV的余量以应对纹波和瞬态跌落所以VIN选择5.5V是更稳妥的。3.3 从压差状态恢复的瞬态过程手册第8.1.17节描述了一个高级但至关重要的场景器件从压差状态Dropout恢复到稳压状态Regulation的瞬态过程。这在输入电压存在较大纹波或负载发生剧烈突变的系统中很常见。当LDO因输入电压瞬间降低而进入压差状态时调整管被完全打开饱和误差放大器的输出级也可能饱和。此时LDO就像一个电阻。当输入电压恢复误差放大器需要先从饱和状态恢复然后重新控制调整管回到线性稳压状态。这个恢复过程需要时间。在此期间由于调整管还处于低阻态而负载电流可能瞬间减小例如从4A切换到1A会导致过多的电荷涌入输出电容引起输出电压的过冲Overshoot。应对策略增加直流负载在输出端增加一个假负载Bleeder Resistor提供一个最小的放电路径。这样在负载从重载切换到轻载时多余的电荷能通过这个固定负载更快地释放掉抑制过冲。增大输出电容COUT这是最常用的方法。更大的输出电容能储存更多电荷在负载突变时起到“缓冲池”的作用减缓电压的变化速率降低过冲和欠冲的峰值。但要注意增大电容会减慢系统的响应速度并可能影响启动特性需要折中考虑。4. 负载瞬态响应的机理与优化实践4.1 负载瞬态响应的波形分解负载瞬态响应是衡量LDO动态性能的核心指标它描述了当负载电流发生阶跃变化时输出电压维持稳定的能力。手册图8-9完美地分解了这个过程轻载到重载Load Step Up区域B初始跌落当负载电流IOUT突然增大时例如从10mA跳到3ALDO的调整管来不及立即提供这么大的电流。缺口部分由输出电容COUT放电来临时弥补。同时从芯片到电容的PCB走线寄生电感Parasitic Impedance会在这个突变电流下产生一个感应电压VL*di/dt进一步加剧了输出电压的瞬间跌落Dip。区域C恢复调节误差放大器检测到输出电压下跌后开始增加对调整管的驱动使其提供更多电流。LDO的环路开始起作用将输出电压拉回设定值。恢复的速度和过冲量取决于环路的带宽、相位裕度和输出电容的大小。重载到轻载Load Step Down区域F初始过冲当负载电流突然减小时调整管还在提供大电流多余的电流会给输出电容充电导致电压上升Overshoot。区域G恢复调节误差放大器检测到电压过高减小驱动电流同时负载和可能的主动放电电路开始消耗电容上的电荷使电压回落。区域D这个区域揭示了另一个细微效应——热效应。TPS7A84是一个大电流器件负载阶跃会导致内部功耗剧烈变化PD (VIN-VOUT) * IOUT从而引起芯片结温的快速波动。半导体材料的特性如载流子迁移率与温度有关因此结温的变化会导致输出电压有一个微小的、缓慢的漂移。这在极高精度的应用中需要考虑。4.2 优化负载瞬态响应的工程方法理解了原理优化就有了方向优化输出电容COUT的选型和布局容值更大的容值能提供更多的电荷缓冲直接减小电压突变的幅度峰值。如图6-18所示增加COUT可以显著降低过冲和欠冲。ESR等效串联电阻和ESL等效串联电感低ESR的陶瓷电容如X5R X7R是首选。但ESR也并非越低越好在环路补偿中一定的ESR可以产生一个零点有助于提升相位裕度。需要结合芯片的补偿特性来选。更重要的是ESL为了最小化寄生电感带来的电压尖刺必须使用多个小容值电容如多个10μF并联而不是单个大电容并且必须尽可能靠近LDO的OUT和GND引脚放置。布局输出电容的回路面积要最小化。VOUT到电容的走线和电容GND端返回芯片GND引脚的走线要短而宽最好在紧邻芯片的层面形成一个小的局部电源平面。利用直流负载如前所述一个小的假负载例如在5V输出上接一个1kΩ电阻消耗5mA电流可以为轻载到重载的恢复提供放电路径改善瞬态响应。同时它也能确保LDO在空载时保持稳定有些LDO在空载或极轻载时环路可能振荡。关注环路稳定性与带宽负载瞬态响应的恢复速度很大程度上取决于LDO误差放大器的带宽和相位裕度。TPS7A84通过NR/SS引脚提供噪声抑制和软启动功能连接在该引脚的电容CNR/SS会影响环路。增大CNR/SS会降低带宽使响应变慢但可能更平稳减小它会加快响应但可能引入振铃。需要根据实际负载跳变速度和允许的过冲来调整。手册中的图8-22展示了不同CNR/SS对启动波形的影响这同样适用于瞬态响应。常见问题排查问题负载切换时输出电压出现持续振荡或振铃。排查首先检查输出电容的容值和类型是否合适布局是否糟糕引入了过多电感。其次用网络分析仪或通过注入阶跃负载并观察响应来评估环路稳定性。可能是相位裕度不足尝试调整CNR/SS电容值或检查输入电容是否不足输入电压也在振荡。问题轻载到重载跌落太大超出后级电路容忍范围。排查增加输出电容容值是最直接的方法。检查PCB布线确保功率路径从输入电容经芯片到输出电容的阻抗足够低。考虑使用更大电流能力的LDO或增加一颗大电流电容如POSCAP或钽电容与陶瓷电容并联以提供瞬间大电流。5. 典型应用电路设计实例与计算5.1 低输入、低输出LILO电压应用设计手册第8.2.1节给出了一个非常经典的“低压输入、低压输出”应用案例用1.3V输入产生0.9V/3A输出且要求高频PSRR 40dB噪声 10μVRMS。这种场景常见于为高性能处理器如FPGA、ASIC的核心电压供电其输入来自前一级DC-DC转换器。设计需求解析输入电压1.3V ±3%。这意味着最低输入电压可能到1.261V。输出电压0.9V ±1%。要求精度很高。压差核算这是最关键的一步。在最大输出电流3A、全温度范围下TPS7A84的最大压差VDO为180mV。因此所需的最小输入电压为 VOUT(max) VDO 0.909V 0.180V 1.089V。我们的最低输入电压1.261V远高于此因此压差余量Headroom充足有1.261V - 1.089V 172mV。但手册建议在LILO条件下使用偏置电压以获得更好性能。偏置电压由于输入电压1.3V低于1.4V必须使用偏置引脚。这里选择了5V偏置它为内部电荷泵和驱动电路提供了充足电压确保调整管能被强驱动从而在低压差下仍保持极低的导通电阻和良好的动态性能。外围器件选型计算反馈网络此例使用ANY-OUT™配置通过将100mV引脚接地将内部0.8V基准抬高0.1V直接得到0.9V输出VOUT 0.8V 0.1V。这种方式无需外部分压电阻精度最高。输入/输出电容遵循手册推荐输入采用1个47μF陶瓷电容输出采用1个47μF并联2个10μF陶瓷电容。多电容并联降低了ESR和ESL提供了优异的瞬态响应和高频去耦。软启动/降噪电容CNR/SS用于设定启动时间并影响噪声和环路。启动时间 tSS (VNR/SS * CNR/SS) / INR/SS。假设VNR/SS为0.8V INR/SS为典型值如2μA要达到25ms启动时间可计算CNR/SS ≈ (25ms * 2μA) / 0.8V ≈ 62.5nF。手册选取100nF提供了更平缓的启动和更好的噪声抑制。前馈电容CFF在FB引脚和输出之间并联一个10nF电容。这个电容在反馈环路中引入了一个零点可以部分抵消输出电容ESR产生的极点扩展环路带宽从而提升高频段的PSRR和瞬态响应。这是优化动态性能的一个小技巧。热设计计算功耗 PD (VIN - VOUT) * IOUT (1.3V - 0.9V) * 3A 1.2W。对于RGR封装在JEDEC标准板上的结到环境热阻RθJA为35.4°C/W。那么在最高环境温度TA55°C时结温温升为 ΔT PD * RθJA 1.2W * 35.4°C/W 42.5°C。预计结温 TJ TA ΔT 55°C 42.5°C 97.5°C低于芯片的最大结温通常125°C或150°C设计是安全的。但在实际紧凑的板卡中RθJA会更大必须通过足够的铜皮和散热过孔来降低实际热阻。5.2 5.0V输出轨应用设计这个例子展示了使用外部电阻分压网络的通用配置。设计要点压差核算VOUT5.0V IOUT3A时最大VDO340mV。因此最小输入电压需5.34V。考虑到输入输出均有±1%公差最坏情况下VIN(min) 5.5V * 0.99 5.445V VOUT(max)5.05V 所需VIN 5.05V0.34V5.39V。5.445V 5.39V勉强满足但余量很小。因此为了保证在所有工况下不进入压差实际选择的输入电压如5.5V标称需要留有更大余量或者接受在极端公差和满载高温下可能出现的短暂压差状态。反馈电阻选择根据公式 VOUT 0.8V * (1 R1/R2)。选择合适的R1和R2阻值通常在10kΩ量级既要使得流过分压电阻的电流远大于FB引脚的输入偏置电流以避免误差又不能太小导致不必要的功耗。同时为了稳定性常在R1上并联一个小电容即前馈电容CFF。热设计此时功耗 PD (5.5V - 5.0V) * 3A 1.5W。温升 ΔT 1.5W * 35.4°C/W 53.1°C。在TA55°C时TJ108.1°C。这个温度已经较高必须重视散热设计。需要按照下一节的热管理方法提供足够的PCB铜箔面积和散热过孔。6. 热管理与布局布线实战要点6.1 功耗计算与结温估算LDO是线性器件其功耗全部转化为热量计算公式简单却至关重要PD (VIN - VOUT) * IOUT。例如一个将5V转为3.3V提供2A电流的LDO其功耗就有(5-3.3)*23.4W这部分热量必须被有效散掉否则芯片结温会迅速上升导致热关断、性能下降甚至永久损坏。结温TJ的估算有两种常用方法基于RθJA的方法TJ TA (RθJA × PD)。但需要注意数据手册中给出的RθJA如35.4°C/W是基于特定的JEDEC标准测试板测得的。这个板子有严格规定的铜层面积和厚度。你的实际PCB设计几乎不可能完全复现这个条件因此实际RθJA会差很多往往更大。这个值仅用于不同封装之间的粗略比较绝不能直接用于最终的热设计。基于PsiΨ热参数的方法这是JEDEC推荐的新方法更贴近实际。ΨJT和ΨJB分别表示在给定功耗下结温与芯片顶部中心温度、与PCB板表面温度距封装边缘1mm的温差系数。公式为TJ TT ΨJT * PD 或 TJ TB ΨJB * PD。你可以在实际板子上用热电偶测量TT或TB然后结合PD来更准确地估算TJ。这种方法考虑了封装到特定PCB的实际热耦合比RθJA更可靠。6.2 PCB布局的黄金法则糟糕的布局能毁掉一颗优秀的LDO。以下是必须遵守的要点手册图10-1是优秀范例输入/输出电容就近放置CIN和COUT必须尽可能靠近芯片的VIN、VOUT和GND引脚。它们的接地端应该通过一个宽而短的铜皮连接到芯片的GND引脚特别是热焊盘下方的地形成一个最小的功率回路。绝对禁止使用长走线或过多过孔来连接这些电容。热焊盘Thermal Pad是生命线对于QFN等带裸露焊盘的封装这个焊盘是主要散热路径。必须在PCB对应位置设计一个与之匹配的铜焊盘。在该焊盘上打多个散热过孔通常9-12个连接到内部或底层的地平面/电源平面以将热量传导到整个PCB板散热。按照手册建议使用足够的锡膏确保焊接良好。地平面至关重要一个完整、连续的地平面最好在紧邻元件的层不仅为信号提供干净的返回路径屏蔽噪声同时也是重要的热扩散层。芯片的热量通过热焊盘和过孔传到地平面从而被更有效地散开。敏感信号远离噪声源反馈网络的分压电阻R1 R2的走线要短并远离开关电源节点、时钟线等噪声源。前馈电容CFF应直接连接在FB引脚和VOUT之间回路要小。功率路径优先从输入插座到CIN再到芯片VIN从芯片VOUT到COUT再到负载的走线要宽而短。优先保证这些大电流路径的低阻抗。7. 高级保护功能与异常情况处理7.1 负压偏置输出与解决方案手册第8.1.19节指出了一个容易被忽视的陷阱如果LDO的输出端OUT在芯片使能前或工作中被外部电路拉至负电压低于GND芯片可能无法正常启动或工作。这在为双电源运放如5V/-5V供电的系统中可能发生如果负压先建立就会通过负载路径反向影响到LDO的输出脚。解决方案时序控制确保LDO的使能EN信号在负压稳压器使能之前变为高电平。即先开启正压再开启负压。关闭时顺序相反。这需要系统级的电源时序管理。外部下拉电阻在OUT和GND之间连接一个适当阻值的电阻如100Ω。当芯片禁用时这个电阻可以将输出端残留的电荷或负压拉向地电位。但要注意这会增加正常工作时的功耗对于5V输出100Ω电阻会消耗50mA电流功耗0.25W。齐纳二极管钳位如图8-10所示在IN和OUT之间接一个低压齐纳二极管如3.3V。当输入上电而输出因负压被拉低时二极管导通为输出提供一个小的正偏置帮助启动。但二极管会引入漏电流和额外的电容。PFET隔离最彻底但也最复杂的方案图8-11。在LDO输出和会产生负压的负载之间串联一个P沟道MOSFET。LDO的使能信号通过反相器控制PFET的栅极。只有当LDO正常使能后PFET才导通将电压供给负载。这实现了完全的电气隔离。7.2 反向电流保护大多数LDO包括TPS7A84其内部调整管通常有一个体二极管Body Diode。当输出电压VOUT高于输入电压VIN超过一个二极管压降约0.3V时这个体二极管会正偏导致电流从OUT反向流回IN。这种反向电流如果过大会损坏芯片。产生反向电流的常见场景系统中有大容量输出电容COUT且输入电源快速关断时COUT上的电荷会通过体二极管向输入端放电。输出端被其他电源上电偏置例如多个电源并联而LDO的输入还未建立。输出端电压由于负载回馈等原因瞬间高于输入电压。保护方案如图8-12所示在输入和输出之间与芯片并联一个肖特基二极管Schottky Diode。肖特基二极管的正向压降约0.2V比LDO内部体二极管约0.6V低。当出现VOUT VIN的情况时电流会优先通过外部肖特基二极管泄放从而保护了LDO的内部体二极管。选择肖特基二极管时其额定电流应大于可能出现的最大反向电流。8. 持续工作区RACO分析与系统可靠性保障手册第8.1.23节引入的“推荐持续工作区”Recommended Area for Continuous Operation, RACO概念是进行LDO选型和系统可靠性评估的终极工具。它形象地将LDO的安全工作范围在一个二维坐标系VIN-VOUT vs. IOUT中展示出来边界由四个因素决定压差限制线在坐标图左侧是一条近乎垂直的线。它表示在给定输出电流下输入输出电压差VIN-VOUT必须大于该电流对应的压差VDO否则LDO会脱离稳压区。这条线限制了系统的最小输入电压。额定电流限制线在图上方是一条水平线。代表器件允许的最大连续输出电流如TPS7A84为4A。超过此线器件可能过流保护或长期可靠性受损。热限制线这是一条向右下方倾斜的曲线。其形状由公式 IOUT (TJ(max) - TA) / [RθJA * (VIN - VOUT)] 决定。它表明当输入输出电压差VIN-VOUT增大时功耗PD增大为了不使结温TJ超过最大值允许的输出电流IOUT必须减小。这条线是大多数中高功率应用的主要限制。输入电压范围限制线图的最左和最右侧边界。分别由器件允许的最小和最大输入电压决定。工程应用方法在设计时你应计算出系统实际工作的最大VIN-VOUT和最大IOUT在RACO曲线图上标出这个工作点。确保这个点落在对应环境温度TA的RACO曲线包围的安全区域内并且离每条边界都有一定的余量如10-20%。例如如果你的应用需要5V输入、3.3V输出、2A电流那么VIN-VOUT1.7V IOUT2A。在TA85°C的RACO图上如图8-18检查点(1.7V 2A)是否在安全区内并评估其与热限制线的距离。如果太接近就需要加强散热或考虑选择功耗更低的方案如使用开关稳压器。通过这种图形化的分析你可以一目了然地判断所选LDO在目标应用中的可行性以及热设计是否足够这是将芯片数据手册转化为可靠产品设计的最后、也是最重要的一步。