1. 项目概述当电源与数据在同一条线上相遇在工业视觉、医疗内窥镜或者车载环视系统里我们常常遇到一个头疼的问题如何给远处那个小小的摄像头模组供电传统方案是拉两条线一条同轴或双绞线传高速视频数据另一条电源线单独供电。这不仅增加了线缆成本、连接器的复杂度更在狭小空间内给布线带来了巨大挑战可靠性也因接插件增多而下降。于是同轴电缆供电Power over Coax, PoC技术应运而生。它的核心理念非常巧妙让电力和数据“搭乘”同一辆“车”——也就是那根同轴电缆。你不需要再为电源单独布设线缆一根线搞定所有系统瞬间变得简洁、可靠且成本优化。这对于追求高集成度和可靠性的工业与医疗设备来说价值巨大。德州仪器TI的TDES960正是一款为这类应用而生的传感器集线器解串器。它内置四个V3Link接收器能够同时处理来自最多四个远程串行器如TSER953或DVP模式串行器的高速串行数据并将其转换为标准的MIPI CSI-2接口输出给处理器。更重要的是它原生支持PoC功能允许设计者通过精心设计的外部无源网络在同轴电缆上为远端的图像传感器和串行器供电。然而把直流电源和吉比特级的高速数据信号混合在一起传输绝非简单的“接上线”就行。电源的噪声可能会淹没微弱的数据信号数据信号的快速跳变也会干扰电源的稳定性。这其中的核心矛盾就是如何实现**“频域上的隔离”让直流和低频的电源畅通无阻同时让高频的数据信号“看不见”电源电路这个负载反之亦然。解决这个矛盾的关键就在于PoC滤波网络的设计和与之紧密相关的PCB布局**。本文将深入拆解基于TDES960的PoC系统设计我会结合手册中的原理图、参数表以及多年硬件设计中踩过的坑为你讲清楚从器件选型、电路设计到PCB布局的每一个关键细节。无论你是正在评估此方案还是已经画板遇到了信号完整性问题相信这些从实践中总结出的经验都能给你带来直接的帮助。2. PoC网络设计在直流与射频之间筑起“隔离墙”PoC网络的本质是一个高通滤波器从数据端口看向电源端或者说低通滤波器从电源端口看向数据端。它的目标是对传感器模块所需的直流和低频电源呈现低阻抗确保电能高效传输同时对高速数据信号频率通常在几十MHz到几个GHz呈现高阻抗防止数据信号能量被电源电路吸收从而恶化通道的插入损耗和回波损耗。2.1 网络拓扑与核心元件作用解析TDES960数据手册中给出了两种典型的PoC网络推荐分别针对“4G” V3Link前向通道最高约4.16 Gbps和“2G” V3Link前向通道最高约1.87 Gbps场景。我们以更常见的“4G”网络为例进行拆解。网络结构参考手册图8-2该网络串联在同轴电缆的芯线对应RIN引脚上。从连接器向芯片方向看依次是铁氧体磁珠FB1-FB3-电感L1-去耦电容C1 C2最后接入芯片的电源引脚。同时在连接器端RIN通过一个49.9Ω的电阻RTERM端接到地。每个元件的“使命”铁氧体磁珠FB1-FB3这是第一道也是最重要的防线。它在高频下比如1GHz阻抗很高典型值1500Ω能有效阻挡高速数据信号流向电源端避免信号能量损失。但在直流和低频下它的阻抗极低仅零点几欧姆保证了电源电流的顺畅通过。这里有个极易忽略的坑铁氧体磁珠的阻抗会随直流偏置电流增大而下降。手册明确建议流经网络的电流要低于250mA。如果你设计的传感器模块功耗较大就必须查阅磁珠的规格书确认在额定工作电流下其在高频段的阻抗是否仍能满足要求例如在1GHz时是否还能保持数百欧姆以上。功率电感L1 10µH它与后面的电容C1、C2共同构成LC滤波网络进一步衰减从数据线传入电源的高频噪声并为传感器模块提供相对纯净的电源。选择电感时饱和电流Isat和温升电流Itemp是关键参数必须大于系统最大工作电流并留有充足余量。手册推荐的几款电感其饱和电流均在450mA以上就是为此考虑。去耦电容C1 C2C10.1µF和C210µF构成了一个典型的电源去耦组合。C1用于滤除较高频率的噪声C2则提供大容量的电荷储能应对传感器模组可能发生的瞬时电流突变例如传感器启动或切换模式时稳定PoC网络输入端的电压VPOC。端接电阻RTERM 49.9Ω在同轴电缆应用中信号是以单端形式传输的需要在接收端进行端接以匹配电缆的特性阻抗通常为50Ω防止信号反射。这个电阻必须尽可能靠近连接器放置。实操心得元件选型的“潜规则”手册表8-1给出了具体的元件型号这非常宝贵。例如电感推荐了Murata、TDK、Laird等品牌的具体型号。在实际采购和替换时不能只看感值10µH。必须核对以下几个关键参数是否匹配或更优直流电阻DCR直接影响电源路径的压降和发热越小越好。饱和电流与温升电流必须大于你的最大工作电流建议留有30%-50%的余量。自谐振频率SRF电感在SRF处阻抗最大滤波效果最好。手册要求SRF min 30MHz确保在数据通道的基频范围内电感仍呈现感性有效滤波。封装尺寸影响布局密度和寄生参数。 直接选用推荐型号可以最大程度规避风险。如果必须替换务必基于上述参数进行严格比对。2.2 网络性能的衡量标准阻抗、插入损耗与回波损耗设计PoC网络不是凭感觉而是有明确的量化指标。手册第8.1.1节给出了核心要求PoC网络在特定频带内的阻抗应 ≥ 1 kΩ。这个“特定频带”如何定义下限频率反向通道频率fBC的一半。例如对于50Mbps的反向通道fBC50MHz下限就是25MHz。这意味着从25MHz开始网络就要表现出足够高的阻抗。上限频率前向高速通道的频率fFC。对于“4G”链路fFC约为2.1GHz。网络需要在高达2.1GHz的范围内都保持高阻抗。为什么是这个范围因为我们需要隔离的正是数据信号所在的频谱能量。满足了这个阻抗要求再配合良好的PCB布局就能为满足整个通道的插入损耗IL和回波损耗RL要求打下基础。手册表8-3给出了PCB走线含附着的PoC网络的建议特性这是布局布线阶段必须遵守的“宪法”单端走线阻抗Ztrace45Ω 至 55Ω目标50Ω。这是控制信号反射的基础。回波损耗RL衡量有多少信号能量被反射回来。在1GHz到fFC范围内要求RL ≤ -12 dB。公式-12 8*log(f)0.1GHz f 1GHz意味着随着频率升高允许的反射可以略微增加但要求依然严格。插入损耗IL衡量信号通过这段走线后的衰减。在2.1GHz时要求IL ≤ -1.2 dB。这要求走线不能过长建议5cm且介质损耗要低。一个常见的误解是只关注连接器和电缆的指标而忽略了PCB走线本身。事实上一段设计当的PCB走线足以毁掉整个高速通道的性能。PoC网络的存在尤其是直接串联在信号路径上的铁氧体磁珠和电感会引入不连续性因此必须在设计阶段就通过仿真如使用ADS、SIwave等工具来评估其S参数S11 S21确保在加入PoC网络后整体链路仍能满足表8-3的要求。3. PCB布局实战细节决定成败原理图设计正确只是成功了一半PCB布局才是PoC设计真正的“战场”。糟糕的布局会让再好的原理图也功亏一篑。TDES960手册的8.5节提供了极其宝贵的指南结合我的经验我们重点剖析几个最容易出错的环节。3.1 高速信号路径布局从芯片引脚到连接器这条路径是信号完整性最脆弱的部分必须精心处理。AC耦合电容的摆放这是绝对优先级最高的规则。AC耦合电容CAC1 CAC2必须放置在最靠近TDES960芯片RINx和RINx-引脚的地方。目的是最小化芯片引脚到电容之间的差分走线长度。这段走线没有直流偏置且阻抗控制不易越长引入的寄生效应和信号劣化就越严重。理想情况下电容应该就在引脚的正下方或紧邻的侧面。PoC滤波器的连接与“天线效应”消除PoC滤波器FB1 L1等是连接到RIN单端走线上的。这里有一个黄金法则第一个元件通常是最小的铁氧体磁珠FB1必须尽可能靠近连接器并且其焊盘要直接“坐”在高速走线上避免任何形式的引线或短截线Stub。为什么任何从主信号路径分叉出去的短截线都是一小段天线会引起严重的信号反射特别是在GHz频率下。将FB1的焊盘直接设计在走线上让信号“穿过”焊盘是消除Stub的最佳实践。如何做在PCB设计软件中你需要将RIN走线画到FB1的一个焊盘中心然后从另一个焊盘中心引出继续走向芯片。同时需要在FB1这个焊盘下方的所有接地层和电源层进行挖空处理Anti-pad或Moat但仅挖空焊盘下方区域必须保留走线正下方的参考地平面。这样做的目的是最小化焊盘对地寄生电容这个电容会拉低局部阻抗破坏我们精心控制的50Ω环境。RIN-走线的处理对于同轴应用RIN-引脚是通过AC耦合电容和一个49.9Ω电阻端接到地的。这条走线不需要传输高速信号但它与RIN走线平行时会引入耦合。手册建议两条走线之间的间距S 3WW为走线宽度。例如如果50Ω走线宽度为0.15mm那么间距应大于0.45mm。这样可以最小化串扰确保RIN-路径不会干扰主信号。连接器的选择与布局连接器本身也是传输线的一部分。必须咨询连接器厂商获取优化的封装焊盘设计以确保从PCB走线到连接器引脚再到电缆的整个路径阻抗连续。对于通孔型连接器如某些FAKRA一个重要的技巧是将高速信号走在连接器安装面的相反层。例如连接器装在顶层信号线就走在底层利用连接器引脚自身的Via进行连接这样可以避免在连接器焊盘处产生长长的信号 stub。3.2 电源与地平面处理噪声隔离的基石TDES960有多个电源引脚VDD18 VDD11 VDDIO等良好的电源分配网络PDN设计是保证芯片稳定工作和降低噪声辐射的关键。分层策略至少使用四层板。经典的叠层可以是Top信号/元件 - GND02 - PWR03 - Bottom信号。这样可以为高速信号提供完整的参考地平面。手册指出通常不需要为不同的电源域划分独立的平面但需要通过星型连接或磁珠/0欧电阻进行隔离。去耦电容的布局这是老生常谈但永远有人做错的一点。规则是容值最小的电容离芯片引脚最近。每个电源引脚附近都必须有至少一个0.1µF或0.01µF的陶瓷电容0402或0603封装用于滤除高频噪声。这个电容的GND回路要尽可能短最好通过过孔直接打到芯片正下方的地平面。随后可以放置稍大容值的电容如1µF、10µF为芯片的瞬时电流需求提供储能。在电源输入端口需要放置一个更大容值的钽电容或电解电容如47µF~100µF作为全局的储能池。关键技巧电源引脚和地引脚应直接通过过孔连接到电源/地平面上而不是先引线到电容再下孔。电容应通过自己的过孔连接到相同的平面上。这样可以最小化电源环路的电感。热焊盘与接地TDES960底部的散热焊盘DAP必须充分接地。这不仅是为了散热更是为芯片内部电路提供一个稳定、低阻抗的参考地。应该用多个过孔例如9个或更多阵列将该焊盘连接到内部完整的地平面。这些过孔同时起到了散热通道的作用。3.3 CSI-2输出接口布局确保数据无误码CSI-2接口虽然速率可能低于V3Link输入但作为与处理器连接的桥梁其布局同样重要。手册8.5.1.3节列出了11条具体指南我提炼几个核心点阻抗与层控制差分对阻抗控制100Ω ±20%单端50Ω ±15%。所有差分对应尽可能走在同一层并且相邻层必须是完整的地平面或电源平面作为参考绝对禁止跨分割平面。等长匹配这是差分信号布局的重中之重。不仅差分对内的两条线要等长对内等长建议5mil同一个CSI-2端口下的不同数据对之间也要尽量等长对间等长以减少数据与时钟之间的 skew。间距规则差分对内部两条线的间距S通常为2倍线宽2W以达到100Ω阻抗。而不同差分对之间的间距应至少为5倍线宽5W以最小化对间串扰。过孔与测试点尽量减少过孔使用建议不超过2个。如果必须使用测试点必须串联在信号路径上并且差分双方要对称放置。绝对禁止使用从主线分叉出去的“刺猬”式测试点那会带来灾难性的阻抗不连续。4. 系统供电与上电时序让芯片“醒”得恰到好处复杂的芯片往往有多个电源域上电顺序错误是导致系统无法启动或工作不稳定的常见原因。TDES960对此有明确要求。4.1 电源序列解读根据手册表8-5和图8-18TDES960的上电时序相对宽松但仍有要点VDD18 / VDDIO 与 VDD11这两组电源之间没有严格的先后顺序要求t0最小为0ms。这意味着它们可以同时上电。但是VDD11的上升时间tr1要求更短最大0.05ms而VDD18/VDDIO的上升时间tr0可以稍慢最大0.2ms。在实际设计中应确保电源芯片能提供足够快的上升沿。电源与时钟、使能信号的关系REFCLK参考时钟可以在所有电源稳定之前就保持低电平或开始运行t1最小为0ms。但必须确保在所有电源稳定之前REFCLK是有效的低电平或稳定时钟避免芯片在电源未稳时收到跳变的时钟信号。PDB电源使能/复位引脚这是关键PDB必须在所有电源VDD18 VDD11 VDDIO都达到稳定电压之后才能被拉高t2最小为0ms。手册强烈建议使用MCU等主动器件来控制PDB而不是简单的RC延时电路因为RC电路受温度、器件公差影响大可靠性不高。GPIO在PDB拉高之前GPIO应保持固定电平高或低。实操中的陷阱很多工程师喜欢用RC电路实现上电延时但对于TDES960如果PDB在电源未完全稳定前就过早释放可能导致内部状态机错乱锁相环PLL无法锁定表现为通信失败。最稳妥的方法是使用处理器的GPIO来控制PDB在软件初始化流程中确认所有电源电压被监控电路报告正常后再拉高PDB。4.2 PoC供电的噪声与压降管理当通过同轴电缆进行远程供电时有两个问题尤为突出源端噪声VPOC noise在解串器TDES960侧的PoC电源输入端噪声必须控制在10 mVp-p以内。这要求本地电源通常是DC-DC转换器必须有优秀的输出纹波性能并在PoC网络入口处增加足够的滤波电容如手册建议的10µF大电容。远端压降与波动由于电缆和PoC网络元件电感、磁珠的直流电阻DCR存在当远端传感器模块功耗变化尤其是瞬时电流增大时其实际得到的电压会下降并产生波动。这种波动如果太大可能导致传感器或串行器复位。对策一提高供电电压。在源端适当提高VPOC电压为线路压降预留空间。例如远端需要3.3V考虑到压降源端可能需要提供3.6V或更高。对策二远端增加大容量储能电容。在传感器模块的电源入口处放置足够大的电解电容或钽电容例如100µF或更大可以吸收瞬时电流需求平滑电压波动。计算与仿真在设计阶段就需要估算最大电流、电缆电阻查阅电缆规格书如Ω/m、PoC电感/磁珠的DCR计算在最坏情况下的总压降ΔV I_max * (R_cable R_DCR)。确保在最坏情况下远端电压仍在传感器和串行器的工作电压范围内。5. 常见问题排查与调试心得即使严格按照手册设计首次上电也可能遇到问题。以下是一些典型故障现象和排查思路。5.1 问题一链路无法锁定无视频数据输出现象TDES960的LOCK指示引脚如果有不亮或通过I2C读取状态寄存器显示链路未锁定。CSI-2输出无时钟或数据。排查步骤检查电源和上电时序这是第一步也是最关键的一步。用示波器同时测量VDD18 VDD11 VDDIO和PDB引脚。确认所有电源稳定后PDB才由低变高。检查REFCLK是否有稳定的23-26MHz时钟幅值是否达标。检查PoC网络连接与电压测量远端传感器模块连接器处的电压确认PoC供电是否正常到达。如果电压为0或极低检查源端供电、同轴电缆连通性、以及PoC网络中的电感/磁珠是否完好有无虚焊、短路。检查信号路径连通性使用万用表二极管档或电阻档检查从TDES960的RIN引脚经过AC耦合电容、PoC网络到同轴连接器的路径是否连通。特别注意AC耦合电容是否焊接正确有极性电容需注意方向但此处通常为无极性陶瓷电容。检查配置电阻TDES960的MODE和IDx引脚需要通过上下拉电阻进行配置以确定工作模式如使用哪个串行器型号 CSI-2端口映射等。对照手册电阻值表格检查这些电阻的值和焊接是否正确。I2C通信检查确保主处理器能通过I2C正常访问TDES960的寄存器。尝试读取器件ID等基本寄存器确认通信链路正常。5.2 问题二视频输出不稳定出现间歇性花屏、丢帧现象系统大部分时间工作正常但偶尔出现图像错误或在高负载如高帧率、高分辨率时出现问题。排查步骤检查电源完整性使用示波器带宽至少200MHz在交流耦合模式下用探头尖端和接地弹簧而非长地线测量TDES960各个电源引脚尤其是VDD11 VDD18_FPDx上的噪声。观察在图像传输期间噪声幅值是否异常增大应远小于数据手册规定的纹波指标。检查PoC远端电压波动在传感器模块端用示波器监测其供电电压。在传感器启动或切换模式的瞬间观察电压是否有大幅跌落例如跌落超过5%。如果跌落严重说明远端储能电容不足或线路阻抗太大。信号完整性初步判断如果有条件使用高速示波器带宽6GHz和差分探头在TDES960的RIN引脚测试点需谨慎添加避免破坏阻抗观察输入信号的眼图。如果眼图张开度很小、抖动很大则问题可能出在电缆、连接器或发送端串行器。此时可以尝试缩短电缆长度或更换电缆。发热检查用手或热像仪检查PoC网络中的功率电感L1和铁氧体磁珠是否异常发热。过热会导致电感值漂移、磁珠阻抗下降从而破坏滤波效果引入噪声。5.3 问题三系统在特定环境如高温下失效现象常温测试通过但在高温箱或设备长时间运行发热后出现故障。排查步骤复查元件温度等级确认所有元件特别是PoC网络中的电感、磁珠、电容都是工业级或汽车级温度范围如-40°C 到 105°C或更高。商用级元件在高温下参数可能严重漂移。关注电感饱和电流电感的饱和电流Isat会随温度升高而下降。如果设计时余量不足高温下电感可能饱和感量骤降失去滤波作用同时直流电阻增大导致压降增加。务必选择高温下Isat仍高于工作电流的型号。检查PCB材料普通FR-4板材的介电常数Dk和损耗角正切Df会随温度变化影响高速走线的阻抗和损耗。对于要求苛刻的工业或车载应用考虑使用中/高频板材如Rogers Isola等系列其温漂性能更优。5.4 调试工具与技巧必备工具高质量示波器至少200MHz带宽用于电源和低速信号如需观测高速信号眼图则需要GHz级带宽并配备差分探头。万用表用于基础通断和电压测量。I2C协议分析仪如Total Phase的Beagle 或简单的USB转I2C适配器配合上位机软件用于监控和调试I2C配置流程无比高效。热像仪或点温枪快速定位过热点。一个关键技巧分步验证。 不要一次性组装完整系统。可以按以下步骤验证先不接远端只验证本地不连接同轴电缆和传感器模块只给TDES960板上电。验证所有电源、时钟、配置正确TDES960能通过I2C访问。此时CSI-2输出可能是无意义的但至少应有输出活动。连接电缆但不供PoC电用一根短电缆连接但传感器模块由外部实验室电源独立供电。验证视频链路是否能正常建立。这一步可以排除PoC供电设计的影响专注验证数据链路。启用PoC供电断开传感器模块的外部电源启用板上的PoC供电。观察系统是否依然稳定。此时重点监测PoC网络的输入输出电流、电压纹波和温升。最后TI提供的DS90UB960-Q1评估板EVM是一个极好的参考设计。如果你的设计遇到了难以解决的问题强烈建议对照EVM的布局、元件选型和配置往往能发现差异所在。数据手册中的布局示例图图8-21 8-22 8-23就是来自EVM这些是经过验证的最佳实践尽可能贴近这些设计能极大提高成功率。记住在高速混合信号设计中细节就是一切对每一个元件的特性、每一段走线的几何形状都保持敬畏是成功的不二法门。