简介DDR3 SDRAM同步动态随机存储器是一种高带宽双倍速率的同步动态随机存储器。由于不同的供电电压 时序和其他因素DDR3既不向前也不向后兼容其他的随机存储器。DDR3布局要求1.DDR3颗粒之间的间距根据实际情况调整建议DDR3丝印框间距3mm为宜。板子比较密的情况下适当缩小2.DDR3一般采用“Fly-By”菊花链拓补结构数据位端靠近控制器摆放。3.终端电阻放置在最后一片数据的末端布线长度控制在600mil以内4.时钟线端接电阻放置于最后一片处长度尽量短。5.DDR电源VTT和VREF芯片尽量靠近终端电阻放置方便布线。正反贴DDR3布线要求1.阻抗要求差分100OHM单端50OHM2.差分信号• CLK/CLK#差分两条长度差 ≤±5mil与DQS间无等长要求• DQS/DQS#差分两条长度差 ≤±5milc• 同组同层布线不要跨分割•组内误差控制在±5mil•DQS与其他信号间距控制尽量在4W。同组内DQ 与DM 以DQS 为基准等长4.地址/命令/控制总线•组内误差控制在±10mil•参考平面GND或者DDR自身1.5V电源不要跨分割•“Fly-By”菊花链拓扑走线