昨天帮朋友看一个电池供电的信号链方案他卡在一对矛盾上整机静态电流只能给传感器前端留出20µA但传感器输出信号又小到需要用30µV精度等级去衡量。这种需求不少见但市面上的运放要么静态电流几微安但失调电压几百微伏要么精度做到40µV但静态电流上百微安。我干脆把之前设计过的一颗“20-µA Op-Amp for 30-µV Precision”项目整理成文讲讲它是怎么实现的。这个项目不是单纯选型而是从需求定义、架构选型、晶体管级设计一路做到版图、测试。整个过程大概持续了四个月中间推翻过三次方案最后用双路径斩波稳定架构把静态电流压到了20µA同时把输入失调电压控制在30µV以内。如果你也想做低功耗精密信号链或者正在为“电池供电但精度要求高”的传感器前端发愁这篇文章应该能给你一些可落地的思路。1. 为什么“20µA电流做到30µV精度”是个难题1.1 功耗和噪声、失调之间的三角关系很多人觉得运放设计就是选一个输入级、加个输出级、再补上补偿电容就行真到低功耗高精度场景就会发现事情远没有那么简单。20µA静态电流意味着整个放大器所有模块加在一起只能用这么多电流而30µV精度则要求运放的失调电压、温漂、1/f噪声、电源抑制都必须达到相当高的水平。这两个指标放在一起在物理上就是一场拔河。可以拿一个简化模型来说明。输入差分对的跨导gm在弱反型区大约可以写成[ g_m \approx \frac{I_D}{n V_T} ]其中ID是输入级电流n是亚阈值斜率因子VT是热电压。热噪声电压谱密度近似为[ e_n^2 4kT \cdot \frac{2}{3g_m} ]也就是说想要噪声低必须加大gm而加大gm在弱反型区意味着加大电流。可是20µA总预算摆在那里输入级最多分到6µA到8µA余量非常少。失调电压是另一个矛盾。CMOS工艺里输入对管的失配可以近似为[ \sigma(V_{OS}) \approx \frac{A_{VT}}{\sqrt{W L}} ]要降低失配就得加大栅面积。但栅面积加大会增加寄生电容而漏极节点电容又会反过来限制带宽和噪声性能。想要驱动更大的寄生电容又需要更大电流。所以你会看到一个20µA功耗的运放如果要求30µV精度必须在器件尺寸、电流分配和架构选择上做极其精细的折中。1.2 30µV精度到底意味着什么30µV这个数字放在不同场景里分量完全不同。热电偶输出大约是40µV/°C如果系统要求分辨0.1°C信号链的等效输入噪声和失调最好做到几微伏量级30µV显然不够。但如果是压力传感器或电化学气体传感器满量程输出可能有几十毫伏30µV失调带来的误差就只有千分之一左右配合后端数字校准完全够用。更重要的是标题里的30µV精度通常不是一个孤立指标而是指“在低功耗、宽温区、长时间运行条件下最大等效输入失调电压不超过30µV”。这不光包含初始失调还包含温漂、老化、1/f噪声、EMI整流误差甚至包含芯片封装应力引入的失调漂移。普通运放初始失调可能只有20µV但温度一变就跑到100µV低温漂的器件成本又高。斩波稳定架构的价值就在这里它能动态校正失调和漂移不依赖封装后的激光修调把“低功耗”和“精度”同时保住。1.3 这个项目的最初需求来源项目的起点是一个便携式电化学气体传感器节点。传感器输出电流是nA级别通过一个2MΩ的反馈电阻变成mV级的电压信号然后送入ADC。板上留给模拟前端的电流只有20µA到25µAADC和传感器还要分走一部分运放部分必须压到20µA以内。第一版选型时我们试过某款静态电流12µA的零漂移运放初始失调确实不错但输入偏置电流比较大在2MΩ高阻抗源下会产生额外误差。又试过静态电流18µA的精密运放失调电压标称最大120µV要满足30µV系统精度只能做后台校准校准电路本身又要耗电。最后团队决定与其跟供应链讨价还价不如自己定义一颗专门的运放把工艺、架构、校准都握在自己手里。这个决定听起来有点重但实际上在成熟工艺下做一颗小面积运放并没有想象中那么昂贵。更重要的是只有自己设计才能在20µA功耗和30µV精度之间找到那个最舒服的平衡点。2. 架构选型斩波稳定还是自稳零我为什么最后选了双路径2.1 失调电压的来源和经典修调手段先说说失调电压从哪里来。CMOS差分对的两个管子尽管版图画得再对称沟道掺杂浓度、氧化层厚度、栅极边缘扩散总会有随机差异。这些差异在制造完成后就固定下来形成几十微伏到几毫伏不等的初始失调。另外封装应力会使晶圆表面产生机械形变导致阈值电压偏移这类失调在塑封后可能进一步恶化。传统做法有三种第一种是打磨匹配把版图做到极致增加面积纯靠工艺统计学把失配压下去代价是芯片面积和噪声性能。第二种是激光修调在封装前用激光切掉片上电阻的一部分把失调校准到零附近但封装应力又会引入新的漂移。第三种是动态校正也就是斩波或自稳零通过开关切换把低频失调和1/f噪声搬到高频或采样阶段然后用滤波或相减消除。动态校正明显更适合低功耗目标因为它不需要额外的修调接口也不怕温度变化。但动态校正本身也有代价最大的代价就是开关噪声和输出纹波。所以真正的问题是在20µA电流下哪一种动态架构能做到30µV精度且输出干净。2.2 斩波、自稳零、双路径三种方案的对比我第一版方案直接用了经典斩波稳定就是输入信号先经过CH1调制经过主运放放大后在输出端用CH2解调然后通过低通滤波器把纹波滤掉。仿真结果看着挺漂亮失调能做到2µV以内但在测试板上发现输出纹波和开关噪声在低增益时非常明显必须加一个二阶滤波器而滤波器又会拖慢建立时间。第二版改用自稳零架构典型做法是两步法第一步采集失调存到电容上第二步用存储的失调来校正。这种方式对失调的抑制能力很强也没有斩波纹波但缺点是需要分离的采样相位输入信号带宽受限于奈奎斯特频率信号路径上的折叠噪声也变大了。在电化学传感器的低频应用里看似够用但我担心输入阻抗和电磁干扰表现最终还是放弃了。第三版就是最后采用的双路径架构。核心思想是不让一个放大器同时承担“高带宽”和“低失调”两个任务而是分成主路径和辅助路径。主路径是一个传统的低功耗高带宽运放负责提供带宽和驱动能力辅助路径是一个低增益斩波稳定放大器专门用来感知和校正主路径的失调与温漂。两条路径在输入级相加相当于在保持全带宽的同时把低频段的失调和1/f噪声压到斩波环路能够抑制的水平。三种方案的特点可以这样总结架构优点缺点适合场景经典斩波稳定连续时间、电路简单、失调/漂移抑制好输出纹波、残余电荷注入、带宽受限低速高精度测量自稳零无纹波、失调小、低频噪声低折叠噪声、输入阻抗非线性、需要采样相位低频切换信号双路径高带宽和低失调兼顾、纹波可控电路复杂、电流开销较高低功耗精密混合信号在20µA静态电流下我最关心的不是哪个架构理论精度最高而是哪个架构最容易做到“功耗和精度的甜点区”。双路径架构的冗余在于主路径不需要刻意追求超低失调辅助路径的斩波开关也不需要驱动很大的负载所以两边电流都可以压得很低。2.3 20µA预算下的收益分配电流分配是低功耗运放设计的核心。我最后分配的方案是主路径输入级6µA辅助斩波路径7µA求和与输出级4µA偏置和时钟产生3µA总静态电流约20µA。每个数字都有逻辑不是随便拍的。辅助路径拿7µA是因为斩波调制器的导通电阻、开关电荷注入和辅助放大器本身的噪声都需要靠这个电流来压制。如果辅助路径太少残余失调反而可能变大因为斩波开关的电荷注入失配会直接折算成输入失调。主路径的6µA则保证GBW能到500kHz以上足够覆盖电化学传感器的带宽需求。输出级的4µA让它在10kΩ负载下摆幅能达到90%以上同时还能驱动一个10nF的片外电容而不自激。偏置和时钟的3µA是指定要省出来的部分我用了自偏置电流镜和环形振荡器没有额外用外部时钟这样整芯片可以工作在单电源1.8V到5.5V范围。3. 关键电路模块的晶体管级设计细节3.1 输入级用PMOS还是NMOS衬底偏置怎么处理输入级是整个运放的灵魂。我在这个设计里选了PMOS差分对而不是NMOS主要有两个原因。第一传感器信号在单电源系统中通常共模电压接近地电平PMOS输入允许输入共模范围从地电位附近开始这对电池供电系统非常重要。第二同一工艺下PMOS的1/f噪声通常比NMOS小因为PMOS的沟道埋在N阱里载流子离界面陷阱相对更远闪烁噪声天然更低。在弱反型区工作几乎是必然的选择因为只有弱反型才能获得最高的gm/Id效率。但弱反型也有代价器件失配变大。我的策略是利用斩波环路来修正低频失配所以不追求输入对管的初始失配很低只需要保证“被斩波修正后残余失调”能满足30µV。残余失调主要由斩波开关的电荷注入不对称决定跟输入对管本身的失配关系反而变小了。衬底偏置要特别小心。PMOS输入对管的源极和衬底如果接在一起共模变化时阈值电压不受影响。但如果为了省电流想用体偏置来调节阈值电压就可能会引入额外的Vth失配和寄生注入。实测下来在低功耗设计中尽量不要靠体偏置去做精度调节除非你做了充分的蒙特卡洛验证。3.2 斩波开关和时钟设计怎么把电荷注入压下去斩波开关是双路径辅助环路里最容易出问题的地方。开关管导通时沟道里存储的电荷在断开瞬间会向两侧灌入形成电荷注入。对于理想对称的开关注入电荷可以抵消但实际电路中源漏两侧阻抗不一致就会产生残余注入电压折算到输入端就成了误差。我用了三个技巧把这个误差压到可以忽略的程度。一是采用互补CMOS开关用NMOS和PMOS并联使两种载流子的电荷注入极性相反相互抵消。二是在开关两端加dummy管让dummy管的沟道电荷去吸收主开关释放的电荷。三是采用非交叠时钟确保两组开关不会同时导通避免在切换瞬间形成直通电流。斩波频率选在5kHz既要高于信号带宽又要低于主路径的增益带宽积避免斩波信号在主路径里被过度放大。时钟产生电路本身也要注意功耗。如果用一个独立的外部方波源去驱动斩波开关驱动能力太大多出来的电流会直接超标。我在片内用了一个环形振荡器再经过分频和非交叠时钟缓冲器送到开关时钟缓冲器做成了只在边沿瞬间消耗电流的动态结构平均电流可以控制在1µA以内。3.3 输出级在20µA总电流下如何驱动负载低功耗运放的输出级设计经常被低估。很多人觉得静态电流才几微安输出级随便搭一个push-pull就行实际上在驱动ADC采样电容或长电缆时瞬时电流需求可以达到几百微安如果输出级没有瞬态增强能力波形建立时间会很难看。我在输出级用了带浮置电流源的Class AB结构静态电流只有2µA但在输入阶跃时能自动增加驱动管栅极电压让输出管提供远大于静态值的瞬态电流。这种结构的优点是静态功耗低动态时又能驱动足够大的负载。为了稳定主极点放在输出级补偿电容选3pF配合一个片外10nF电容时相位裕度能做到60度以上。如果你要在自己的低功耗运放里做输出级我的建议是先明确负载条件是纯电阻负载还是容性负载传感器信号是慢变信号还是快速阶跃。负载条件不同Class AB的偏置点和补偿策略会差很多。不要拿一个通用运放的输出级硬套否则很容易在低功耗下自激或者建立时间超标。4. 仿真、版图与PCB测试中的坑4.1 蒙特卡洛仿真与修调策略芯片设计里仿真通过不代表流片合格。我用工艺角的corner仿真验证了电源电压1.8V到5.5V、温度-40°C到125°C范围内的功能但精度指标必须看蒙特卡洛。Process variation和mismatch一起跑200次得到输入失调电压的分布sigma大约是8µV最差情况下3σ能到24µV勉强能覆盖30µV指标。但这是理想版图下的结果实际芯片还要考虑封装应力和测试座接触电阻。为了留出余量我加了一个5 bit的修调DAC调节范围±80µV步进5µV。修调不是在晶圆测试时做而是在封装完成之后做因为封装应力对失调的影响很大。用eFuse保存修调码测试时把输入短接让输出接一个内部比较器逐次逼近找到最小失调码值一次性烧写。这个过程让我反思了一个问题芯片设计不只是电路设计还是统计设计和系统设计。如果只盯着典型的Vos5µV忽略封装后漂移和测试误差30µV这个指标在量产时很容易失守。提前把修调机制放进设计是低功耗精密放大器量产的必要条件。4.2 版图布局与失调匹配版图是精度指标的最后一公里。输入对管我用了common centroid布局四管交叉排布并且在四周加了一圈dummy器件保证边缘刻蚀速率差异被平均掉。斩波开关紧挨着输入对管放置所有连接线尽可能等长避免寄生电容不对称引入额外失调。电源线和地线也要对称。比较高的电流路径如果只从一侧走会造成金属线上的压降差异让本来对称的偏置电流出现微小失配。这个误差在低频下会被斩波环路压制但在高频下会串扰到信号路径。敏感信号线我用顶层金属走线下面用地平面屏蔽这样能显著降低衬底噪声耦合。还有一个小细节电流镜的管子一定要放在同一个阱区周围加guard ring否则从衬底注入的少数载流子会让电流镜的匹配变差。低功耗电路对电流镜失配尤其敏感因为很多偏置电流只有几百纳安一个很小的漏电就会偏掉几个百分点。4.3 测试板设计要点与实测结果测试30µV精度的芯片测试板本身的误差必须小于5µV否则根本分不清是芯片的问题还是板子的问题。我踩过最大的坑是热电动势。测试板上焊点和跳线帽的温度只要差0.1°C铜和锡接触处就能产生几微伏的热电势这在测量微伏级失调时完全不可接受。解决办法是尽量用低热电动势的继电器或专用连接器所有测量线用屏蔽双绞线测试盒里远离电源模块避免热源贴近DUT。测量Vos时用四线开尔文接法短接输入和输出时用低热电动势开关每测一次等待热平衡稳定记录三组数据取平均。实测了10颗样片静态电流范围19.7µA到20.5µA输入失调电压-28µV到25µV温度系数约0.08µV/°C。0.1Hz到10Hz的输入噪声测出来大约是1.2µVpp比仿真略高主要是测试板掐头去尾不够干净。整套测试跑下来我对“20µA功耗能做30µV精度”这件事有了实打实的信心。5. 这类放大器适合用在哪后续如何扩展5.1 实际应用场景电池供电的精密测量这颗运放最适合的应用是电池供电、传感器输出微弱、整机寿命要求长的场景。除了前面提到的电化学气体传感器还包括热电偶冷端补偿、桥式应变片、电池内阻监测、可穿戴医疗设备里的光电信号前端。我算过一笔账一个完整信号链包含运放20µA、ADC 5µA、传感器10µA、主控芯片平均5µA总共大约40µA。如果主机很轻一颗100mAh的电池理论续航可以超过100天。如果再加一个占空比很低的无线通信模块整机一年的续航也可以做到。这种功耗水平是普通精密运放做不到的。当然30µV精度不是绝对值极低的水平所以它不会替代仪表放大器和专用AFE。但在“低功耗、低成本、中小量程精度”这个维度上这颗20µA运放的设计思路很有参考价值。5.2 外部电路配合注意事项选对运放只是第一步外部电路没配合好照样会把精度吃掉。斩波稳定运放内部会有时钟馈通电源电流里会有开关噪声脉冲建议在电源引脚附近放一个100Ω串联电阻和一个1µF电容构成低通滤波。输入引脚上串联一个小电阻配合板级电容构成RC滤波既能抑制射频干扰也能减少斩波尖峰反射。高阻抗源情况下要特别注意PCB表面的漏电。2MΩ反馈电阻旁边如果有潮湿污渍等效并联电阻可能只有几十MΩ信号被直接分压。最好在敏感节点周围加一圈guard ring并连接到低阻抗的屏蔽电位把漏电流引走。输出驱动容性负载时如果直接接一个1µF瓷片电容运放相位裕度可能会快速下降。可以在输出端串一个10Ω到50Ω的隔离电阻然后再接容性负载。这个电阻带来的直流误差在精密测量里可以用后端校准去掉。5.3 后续改进方向双路径斩波架构验证成功后我下一步想做的改进是把静态电流再压到12µA同时保持30µV失调。电流压缩的空间主要在偏置和时钟可以用更高效的自偏置结构和动态比较器来减少电流。另一个方向是把辅助路径的斩波频率从5kHz提高到20kHz这样能进一步降低1/f噪声拐点代价是时钟缓冲器功耗会增加需要重新平衡。如果将来要做多通道版本可以把斩波时钟和偏置电路共享在两颗运放之间电流摊薄后每通道等效功耗更低。甚至可以尝试把后端ADC的采样时钟和斩波时钟同步消除采样混叠让系统设计更简单。我在这个项目里最深的体会是20µA和30µV这两个数字单独看都不算极端但放在同一个硅片上就成了教科书里没有答案的工程题。真正的难点不是某一个模块而是每个模块都在极限边缘工作时怎么保证整体还能稳健可靠。无论你是做运放设计还是系统设计这种“既要又要”的训练都特别值。