我早该写这篇东西。从事模拟IC设计和硬件开发这些年每次面试新人或者带实习生我总会问一个看起来很基础的问题为什么实际测到的BJT输出特性曲线不是水平的十有八九的回答是因为Early Effect但再深问一句它到底怎么影响你的电路设计能说清楚的人就不多了。Early Effect中文里叫厄尔利效应或者更直白的名字——基区宽度调制效应。它不像击穿电压那样会毁掉你的电路也不像噪声那样让你头疼不已但它藏在每一个BJT器件的输出特性里潜移默化地改变着你的增益、电流镜精度、恒流源输出阻抗甚至在运放设计里决定了你能达到的开环增益上限。这篇东西我打算把它的物理本质、工程影响、仿真提取方法和设计对策一次讲透适合正在学模拟IC的本科生、刚入行的硬件工程师以及那些用了几百年三极管但没细想过为什么的老伙计们。1. 从理想曲线不水平说起Early Effect 到底在说什么1.1 教科书里的理想模型和现实世界的第一道裂缝我们先回到最基础的东西。理想BJT在放大区有源区工作时集电极电流的表达式是Ic β·Ib或者用更物理一点的写法Ic Is·exp(Vbe/Vt)在这个理想模型里Ic只由Vbe决定跟Vce完全无关。所以理想输出特性曲线应该是一组完全水平的平行线——基极电流Ib固定集电极电流Ic就固定不管你Vce拉到多高Ic纹丝不动。这个概念几乎每一本半导体物理教材和大三大四的电子线路课本都会画给你看。但只要你真的搭过一个共射放大电路或者用晶体管图示仪扫过输出特性你立刻会发现事情不对劲曲线确实接近水平但带着一个明显的倾斜角。Vce越大Ic越大。这个倾斜不是测量误差不是探头接触不良而是BJT器件物理的固有属性这就是Early Effect。最早系统研究并定量描述这个现象的是JAMES M. EARLY詹姆斯·厄尔利1952年他在贝尔实验室发表的那篇经典论文里给出了完整的物理解释所以后来这个效应就以他的名字命名。1.2 基区宽度调制一根被越挤越窄的水管Early Effect的物理本质核心就是四个字基区宽度调制。我把这个过程拆解开你马上就能理解。先回忆一下BJT放大状态下的内部结构。发射结正偏集电结反偏。发射极向基区注入电子以NPN为例这些电子在基区里一边扩散一边复合形成从发射结到集电结的浓度梯度正是这个梯度驱动着载流子向集电结运动然后被集电结的强电场扫进集电区形成集电极电流。现在关键来了集电结反偏电压Vcb越大集电结的耗尽区就越宽。这个耗尽区往哪边扩展主要往掺杂浓度更低的那一侧扩展。BJT的基区掺杂浓度通常比集电区高但毕竟也是有限值所以耗尽区会向基区方向侵蚀一部分。结果就是当Vcb增大时中性基区的有效宽度Wb会变窄。基区变窄意味着什么发射极注入进来的电子需要穿越的距离变短了。但基区里的复合中心数量没变穿越距离短了电子在基区里被复合的概率就降低了。换句话说基区输运系数提高了发射极注入电流中能成功到达集电结的比例提高了。还有一个叠加的效果基区宽度变窄后同样的少子浓度梯度条件下浓度梯度本身会变得更陡峭因为在更短的距离内完成从发射结浓度到集电结浓度的下降这也会直接增加扩散电流。两种机制叠加最终结果就是同样的Vbe或者同样的Ib下Vcb越大Ic越大。用一句话总结集电结反偏电压通过改变耗尽区宽度间接改变了基区有效宽度进而改变了集电极电流。这就是Early Effect的全部秘密。1.3 一个生活化的类比闸门前的拥挤人群很多初学者觉得耗尽区、基区宽度这些概念太抽象我通常用百人排队过闸机的例子来打比方。想象一座体育馆的出口人群排着队往外走。队伍的长度相当于基区宽度每个人相当于一个载流子出口处查票的保安相当于集电结的电场。现在你把出口的门开得更大一些相当于增大Vcb保安的威慑范围扩大了查票区向队伍内部延伸了一段距离。结果队伍被压缩了排在后面的人离出口更近了人流通行的效率自然提高了。在BJT里集电结耗尽区就是保安的威慑范围Vcb越大威慑范围往基区里延伸得越深中性基区这个排队长度就越短电子通过效率就越高Ic就越大。道理完全一样。2. Early电压VA用一个参数量化所有非理想性2.1 为什么需要Early电压这个参数知道了Early Effect的原理工程上还需要一个能进模型的量化参数否则每个仿真器、每次手算都无法处理曲线会倾斜这个事实。1954年前后人们开始用一条直线去近似输出特性上的每一条曲线——严格说是把Ic外推到Vce轴的交点这个交点电压就叫Early电压记作VA。要理解VA的定义你在输出特性曲线上找到一条Ic-Vce曲线曲线在放大区内近似直线沿着这条直线往左边延长延长到与Vce轴也就是Ic0的轴相交的那一点该点的电压值取绝对值就是Early电压。这里有个很多教材没说清楚的关键点不同Ib下每条输出曲线外推后基本交汇在同一个点。这个点就在Vce轴上大约在-VA的位置。所以你会发现Early Effect的定量描述就是这一句话Ic Ic0·(1 Vce/VA)其中Ic0是Vce0或者说截距处的理想集电极电流。这个表达式虽然是个线性近似但在BJT正常工作范围内Vce远小于VA时精度足够工程使用了。2.2 典型值范围NPN、PNP和工艺差异Early电压的典型值范围与器件结构和工艺密切相关我直接给一组我实测过的数据覆盖常见的分立器件和工艺节点。器件类型典型VA值范围备注分立小信号NPN2N3904、BC547等50V~150V掺杂浓度和基区宽度设计偏普通分立小信号PNP2N3906、BC557等40V~100VPNP通常比同工艺NPN略低集成NPN标准模拟BJT工艺20V~50V为了熬高频基区做窄VA偏低集成横向PNP10V~30V横向结构天然宽基区VA偏低高压BJTVceo 200V以上200V~1000V基区较宽、集电区轻掺杂从这个表你能看出一个很典型的工程取舍基区宽度越窄器件速度越快高频特性越好但基区宽度调制效应越明显VA越小。这就是为什么高速BJT的Early电压通常不高而高压功率管的Early电压可以做得非常大——因为它的基区很宽耗尽区那点侵蚀量相对比例太小了。2.3 温度对Early电压的影响温度变化会同时改变本征载流子浓度、迁移率、耗尽区宽度等一票参数所以VA也会随温度漂移。实测下来温度升高时耗尽区会略微变窄因为本征载流子浓度上升等效掺杂浓度对比变了所以Early电压会有一定程度的增大。但这个变化幅度相比Is和Vt的温度敏感性来说小得多在绝大多数工程设计里可以忽略只有在做高精度基准源或者超宽温域产品时才会去关注VA随温度的变化曲线。3. 工程中的连锁反应从电流镜到放大器的失真3.1 输出电阻r₀Early Effect给BJT附赠的非理想礼物Early Effect最直接、最常用的工程体现就是输出电阻r₀也叫集电极输出电阻。对Ic-Vce曲线求斜率取倒数得到r₀ (∂Ic/∂Vce)^(-1) ≈ VA/Ic这个公式非常非常常用。它告诉我们三件事。第一r₀和VA成正比和高工作电流成反比。一个VA100V的管子工作在1mA条件下r₀大约100kΩ偏置到10mAr₀就只有10kΩ。第二r₀是个小信号参数不是大信号电阻。这意味着它描述的是工作点附近微小电压变化引起的电流变化不是一个电阻元件接在那里。想用万用表去量BJT集电极和发射极之间的直流电阻量出来的是完全不同的东西。第三r₀的存在让BJT的等效小信号模型里多了一条从集电极到发射极的电阻路径。在做共射放大器增益计算时这个电阻直接并联在集电极负载上发挥着不可忽视的作用。3.2 共射放大器增益天花板从哪来一个典型的共射放大电路负载电阻是RcBJT的输出电阻是r₀。电压增益表达式Av -gm·(Rc ∥ r₀)如果你忽略r₀增益就是gm·Rc看起来可以无限增大把Rc做得很大就行。但实际中只要Rc做到和r₀一个量级增益就开始饱和再增大Rc也几乎没用了。我举个例子。设定Ic1mAVA100V那r₀100kΩ。如果你把Rc从10kΩ加到100kΩ增益从9.9k倍变成50k倍但继续把Rc加到1MΩ增益也就只能到90.9k倍左右精确算是gm·(Rc∥r₀)比100k倍天花板差远了。这就是为什么早期分立元件放大器的增益普遍做不高的原因之一——被r₀锁死了天花板。要做高增益要么用有源负载用另一个BJT/MOSFET代替Rc要么用共射共基结构Cascode把r₀的影响隔离掉这正是后文要讲的。3.3 电流镜镜像误差的罪魁祸首电流镜是模拟IC里的积木基本思想是两个完全相同的BJT基极连一起发射极连一起一个管子二极管接法集电极和基极短接作为参考侧另一个管子作为输出侧。理想情况下输出电流精确等于参考电流。但Early Effect在这里捣乱了。参考侧管子的Vce很小大约等于Vbe0.6~0.7V输出侧管子的Vce取决于输出端口电压可能很高比如5V甚至20V。两个管子的Vce不同根据Ic Ic0·(1Vce/VA)输出电流就会比参考电流大一个比例因子。举例说明VA50V参考Vce0.7V输出Vce10V。则Iout/Iref (110/50)/(10.7/50) 1.2/1.014 ≈ 1.183输出电流比参考电流大了18.3%这在一个以精度为卖点的电流镜里是不可接受的。这就是为什么教材里总会出现各种改进型电流镜——威尔逊电流镜、共射共基电流镜、带缓冲的电流镜绝大多数改进的初衷就是为了压制Early Effect造成的镜像误差。这个话题我在第四节详细展开。3.4 恒流源不恒流一个实测案例给大家分享一个我之前做分立元件电路时踩过的真实案例。做了一个简单的BJT恒流源理想情况下给LED供电应该恒流。但实测下来电源电压从9V调到15V负载LED由2个变到4个串联LED亮度肉眼可见地变化用万用表量电流从5mA漂到了5.8mA漂了16%。原因分析就是Early EffectLED串联数增加输出管Vce升高耗尽区展宽基区变窄Ic随之上升。如果当时直接用理想模型估算怎么都想不通电流为什么会漂。后来把芯片换成带Cascode结构的恒流源电路问题立刻解决漂移降到1%以内。所以我的经验是只要你设计的电路里有电流复制或者恒定电流的需求请务必在心里给BJT模型加一个r₀然后去评估它到底会不会影响你的精度指标。4. 仿真、测量与参数提取从SPICE到实验室的完整实操4.1 用SPICE仿真观察Early Effect现在工程上已经没有不看仿真的模拟设计了。看Early Effect最直接的方式就是用SPICE仿真扫输出特性曲线。一个最简单的NPN管仿真网表长这样以ngspice为例* Early Effect 输出特性仿真 Q1 C B E 0 Q2N3904 VCE C 0 {VCE_SWEEP} VBB B 0 0.7V RB B 1k .DC VCE 0 20 0.1 .MODEL Q2N3904 NPN(IS1e-14 BF200 VA120) .END跑完.DC扫描用plot命令画出Ic随Vce的变化曲线你会直接看到曲线斜率。然后把曲线线性延伸量出与Vce轴的交点就是模型里的VA值。在Cadence Virtuoso里做法更直观用DC Sweep扫Vce在ADE里以Ic为输出画曲线然后用计算器Calculator对曲线做线性拟合直接提取斜率再用斜率反推VA。4.2 偷师SPICE模型直接从Model文件读参数如果你手头没有参数提取的条件最省事的办法是直接翻开厂家提供的SPICE模型文件。以2N3904的标准模型为例.MODEL 2N3904 NPN (IS1E-14 BF300 VAF100 ...)注意VAF这个参数它就是Early电压正向Early电压。Gummel-Poon模型里还有VAR那是反向Early电压对应反向工作模式我们平时用不到。绝大多数厂家给的VAF值都是经过实测提取的可信度很高。我整理过常用分立管的VAF典型值器件型号VAF典型值来源2N3904 NPN100VON Semi SPICE model2N3906 PNP60VON Semi SPICE modelBC547B NPN80VNXP SPICE modelBC557B PNP70VNXP SPICE model2N2222 NPN100V各厂通用模型这个表至少能帮你快速估算用2N3904做1mA的电流镜输出侧Vce每比参考侧高1V镜像误差约为1/1001%。这个数量级心里有数设计时就知道要不要上Cascode。4.3 实验室实测从晶体管图示仪到参数分析仪如果你在学校或者公司实验室有半导体参数分析仪比如Keysight B1500、Keithley 4200提取VA的流程非常简单给基极加恒流Ib或者恒压Vbe集电极加扫描电压Vce在放大区Vce大于0.5V以上测一组Ic-Vce数据对放大区的数据段做线性拟合得到斜率kVA ≈ Ic/(k) 在工作点附近估算更严格的做法是延长拟合线到X轴交点没有参数分析仪也没关系几块钱的晶体管图示仪例如老式的JT-1或者现在常见的便携式半导体图示仪就能直接看到输出特性曲线的倾斜程度屏幕上把Ic-Vce曲线的那条倾斜线延长到X轴读到的截距就是VA。这个方法精度一般但胜在直观适合教学和快速评估。如果是示波器信号发生器恒流源这种土办法操作会麻烦一些但也能测。用一个恒流源给基极偏置比如100μA用另一个电源扫描Vce比如0~10V采样Vce和Rc采样电阻上的压降用Excel散点图画出Ic-Vce曲线然后线性拟合。我上学那会儿没有B1500就是搭面包板用这个方法提取的2N3904的VA测出来96V和官方模型的100V相当接近。4.4 仿真和实测对不上的排查思路如果你发现仿真的VA和实测差别很大超过30%按照我的经验先排查以下几点确认工作电流是否在器件的推荐范围内。极低电流nA级下漏电和表面复合效应会主导Early Effect的线性模型不再适用。确认是否真的工作在放大区。Vce太小时器件进入饱和区曲线会急剧弯曲你延长出来的交点和真实VA完全不是一回事。确认温度。夏天实验室30度和冬天10度芯片结温不同VA会有10%~20%的差异。确认用的是同一批器件。分立管的批次差异可能达到±20%BJT的工艺一致性其实比CMOS差不少。5. 设计层面如何对抗Early Effect5.1 Cascode结构用屏蔽哲学解决问题既然Early Effect的根源是Vce变化扰动Ic那我能不能让关键管子的Vce保持恒定Cascode共射共基结构就是干这个的。经典的NPN Cascode结构下管Q1共射放大上管Q2共基极接法Q2的基极接固定偏压。Q1的集电极接到Q2的发射极Q1的Vce被钳制在固定偏压减去一个Vbe左右基本恒定。这样Q1几乎不经历Vce变化Early Effect的影响被压制到最低。这个结构同时把输出电阻推高到了大约 gm2·r₀2·r₀1 的量级比单管的r₀大了一两个数量级。用它做电流镜输出级镜像误差可以从百分之十几降到千分之一以下。代价呢多了一个管子要多消耗一点电压余量headroom因为Q1的Vce最小值大约需要一个Vbe加上一点余量。在低压应用里这是一个真实的取舍。5.2 威尔逊电流镜一个经典到值得背诵的电路Wilson电流镜威尔逊电流镜是为了解决基本电流镜像误差而设计的经典电路。结构上是三管Q1二极管接法作为参考、Q2和Q1构成基本镜像、Q3串联在输出侧。Q3的存在使得Q2的Vce被稳定在约等于Vbe的电位上和Q1的Vce基本一致而输出电流由Q3承担Q3的Vce即使变化影响的是Q3自身的r₀但这个影响被Q3的共基极反馈大幅削弱。Wilson电流镜的输出电阻约为 β·r₀/2比基本电流镜的r₀高了一个数量级。实际用下来在β≥100的前提下镜像误差可以做到0.5%以内。另外记得一个变体增加了输入缓冲级的Wilson电流镜在Q1前面加一个射随能消除Q3基极电流对参考电流的窃取精度进一步提升。如果要求不高经典三管版已经足够应付大多数场景。5.3 负反馈的威力用环路增益修正非线性有时候你不方便改拓扑或者不想为了精度牺牲太多电压余量那可以用负反馈来压制Early Effect的影响。举个我常用的例子基本恒流源输出管Q1的发射极串一个小电阻Re然后用一个运放检测采样电阻上的压降并反馈到Q1基极。Vce变化导致Ic增加时采样电阻压降上升运放输出调低基极电压把Ic拉回设定值。这个闭环的增益有多大Early Effect的影响就被削弱多少倍。在集成运放内部这种思路很常见——用开环增益换精度本质就是用高增益放大器去纠正器件非理想性带来的误差。当然要小心环路稳定性和频率补偿的问题这又是另一个话题了。5.4 现代工艺FinFET里Early Effect还成立吗进入深亚微米和FinFET时代双极型器件在CMOS工艺里基本只以寄生BJT的形式存在比如ESD保护里的寄生效应对或者带隙基准里用的寄生PNP但Early Effect的物理并没有消失。FinFET的MOSFET有类似的效应叫沟道长度调制Channel Length Modulation缩写CLM表达式和BJT的Early Effect如出一辙Id Id0·(1λ·Vds)这里的λ是沟道长度调制系数和1/VA的地位完全对应。所以你在模拟IC设计里学到的所有对抗Early Effect的技巧——Cascode、威尔逊电流镜改进版在CMOS里对应各种高输出阻抗电流镜、负反馈——在MOSFET世界里全部焕发第二春只是把BJT换成了MOSFET把VA换成了λ或1/VA。这个对应关系值很多钱面试的时候把它点透基本可以证明你不是只背过公式的人。5.5 器件层面的硬对策选管和偏置的实用建议除了电路拓扑层面的对抗器件选型和偏置设计也能从源头上改善。我的建议如下高频应用没办法基区必须窄VA必然低只能靠Cascode或反馈来兜底。低频、高精度应用尽量选VA大的管子。分立电路里选基区宽的高压BJTVA轻松几百伏。工作电流不要取得太小但也不要为了大的r₀盲目降电流。r₀VA/Ic降低电流确实提高了r₀但gm40·Ic也在同步下降最终本征增益gm·r₀≈40·VA是一个电流无关的量。本征增益只和VA有关这个结论很多人在做设计时容易忘。电流镜里尽量让两边的Vce接近。如果做不到输出Vce要变化那就用Cascode。6. 一些课本上不会写、但我用血泪换来的体会最后聊几句掏心窝的话。Early Effect这个名字首次接触时总觉得是个学术概念和我手中要交付的产品没关系但实际项目里它接二连三地来打脸。第一个体会做带隙基准Bandgap的时候Early Effect是精度的隐形杀手。带隙基准的核心是把两个不同电流密度下的Vbe差ΔVbe放大同时和Vbe相加得到零温度系数电压。如果两只配对管的工作Vce不同Early Effect会让Ic和Vbe的关系偏离理想指数律最终基准电压随电源电压变化产生数十毫伏的漂移。而这一切在你做温度扫描和电源扫描时才会暴露出来。所以高端带隙基准里运放输入管的Cascode设计不是可选项是必选项。第二个体会仿真器的模型再漂亮也不如你亲手扫一遍曲线来得实在。芯片回来后测试曲线倾斜度跟仿真对不上很多时候不是模型不对而是你对管子的工作点根本没吃透。举个真实例子有一次我把一个管子在Vce0.3V~0.5V之间的曲线斜率当成了放大区的Early Effect斜率去提取VA结果误差翻倍那个饱和区边界的曲率根本不是直线直接延长出去当然错得离谱。第三个体会任何声称完全不受Early Effect影响的电路都值得你多看一眼。没有银弹只有权衡。Cascode消耗headroom反馈消耗带宽电流镜改进结构消耗器件数量。关键是先量化评估再选择对策。如果这篇文章能让你以后画原理图时随手估算一下输出侧的Vce和参考侧的Vce差了多少伏然后心算出镜像误差大概几个百分点我觉得就没白写。这个技能不花哨但能救命。