Digital从逻辑门到处理器三步跑通的免费数字电路仿真器【免费下载链接】DigitalA digital logic designer and circuit simulator.项目地址: https://gitcode.com/gh_mirrors/di/DigitalDigital 是一款面向教学设计的免费数字逻辑设计器与数字电路仿真器你在画布上连出电路它立刻按逐门延迟仿真把每个信号的 0/1 状态和波形直接显示出来适合学生、自学者和想快速验证电路想法的技术用户。为什么学数字电路需要它先说结论Digital 最大的价值是把纸上推演变成即时验证。学数字电路时最常见的困境是真值表、门电路、触发器都写在纸上但你永远看不到电路动起来的样子——某个节点在时钟沿之后到底变不变、信号间有没有竞争冒险全靠脑补。Digital 的仿真模式是逐门延迟计算的时钟一触发所有信号的 0/1 状态会沿着连线一级一级传播画面上线路颜色、LED、测量图表里的波形同步变化。你连错的线、搭反的触发器几秒钟内就能看见而不是等到考试或下板才发现问题。对初学者来说这种即时反馈就是它和课本最大的区别。安装到看见第一条波形结论Digital 不需要安装解压即运行第一条波形几分钟内就能跑出来。下载 Digital.zip 后解压即可Linux 下运行 shell 脚本启动Windows 和 MacOS 直接双击 JAR 文件运行。唯一的运行依赖是 Java 运行环境JRE 8 及以上。如果双击没有反应也可以在解压目录的命令行里执行java -jar Digital.jar。启动后界面是一块点阵画布顶部的 Components 菜单就是全部零件Logic 是各类门IO 是输入输出端子Wires 是连线工具还有 Flip-Flops、Memory、Arithmetic 等分组。把两个输入端子和一个或门Or拖出来用 Wires 里的连线上鼠标把引脚接好再放一个 Output 到输出端点一下工具栏的运行按钮点击输入端子切换状态Output 上的红点就会实时翻转。给信号再挂一个测量探针Probe测量图表里就出现了你的第一条数字波形。到这一步工具链已经完整跑通设计、连线、仿真、观察全在一个窗口里。从逻辑门到处理器数字电路课程的知识脉络正好对应 Digital 里的三个阶段。组合逻辑真值表与卡诺图互推。组合逻辑电路是指输出只由当前输入决定、没有记忆的电路。Digital 的 Analysis 菜单支持双向转换给一张真值表它帮你用卡诺图K-Map化简出最简布尔表达式再生成对应的与门、或门、非门电路反过来画好的电路也能反推出真值表和表达式。左边电路、右边表格、上方卡诺图同屏联动做化简练习时可以随时对照验证。时序电路与状态机。加入触发器后电路就有了记忆时序设计最难的是状态划分。Digital 内置一个有限状态机编辑器FSM即状态机你可以先在纸上思维画出状态圈和转移条件它帮你生成状态转移表再直接综合出由 JK 触发器和组合门构成的实现电路。仓库自带的交通灯例子就是这个流程的完整示范右侧 FSM 窗口画红、黄、绿、灭四个状态左侧电路里三个 JK 触发器负责记住当前状态组合门算出下一拍该亮哪盏灯。系统级设计一个能跑 MIPS 指令的处理器。示例库里的 Processor.dig 是一个单周期 CPU程序计数器PC、寄存器堆、ALU算术逻辑单元负责加减与逻辑运算、ROM、RAM、控制单元和时钟全部用前面两种阶段的零件搭起来仿真时钟可跑到 120 kHz。初学者可以把整张图打开逐个点开组件看内部从门电路一路追踪到指令执行这是理解指令到底怎么变成电信号最直观的方式。测试验证、导出与上板仿真能看对不对但证明它对要靠测试。Digital 允许你为电路写测试用例给定输入序列断言某个节点在某个时刻必须是什么值然后一键执行。项目自身的代码测试覆盖率约 80%仓库里几乎每个示例电路都附带了测试用例你可以照着格式给自己的电路写断言。设计完成后它也不困在仿真里电路可以导出为 VHDL 或 Verilog 硬件描述代码直接对接真实 FPGA 开发板官方支持 BASYS3 和 TinyFPGA BX 两块入门板卡示例库里就有能跑在 BASYS3 上的处理器版本。另外组件库里收录了常用的 74xx 系列集成电路计数器、触发器、多路复用器、寄存器等做课程实验时可以直接调用带真实引脚编号的芯片而不必每次用门电路重新搭。它适合谁、不适合谁适合的人群很明确数字电路/计算机组成原理的学生需要画图和波形来理解原理的人以及想用低成本 FPGA 验证中小规模电路的设计者。它免费、无安装负担、逐门延迟仿真足够真实教学场景里几乎没有替代品。但边界也要说清楚Digital 面向教学与中小规模电路不是工业级 EDA 工具。没有布局布线、时序收敛分析和大团队协同流程大规模 SoC 或需要量产验证的项目还是要交给专业 EDA 软件。把 Digital 当作学习阶段的起点和原型验证工具定位就对了。源码结构与延伸资源Digital 是纯 Java 实现主源码在 src/main/java/de/neemann/digital/ 下按职责分模块analyse/是组合与时序电路的分析综合真值表、卡诺图builder/负责生成 PLD 的 JEDEC 文件hdl/是 VHDL/Verilog 的导出与解析draw/是画布与图形系统gui/是主界面core/存放各元器件的仿真实现。想看某个门是怎么仿真的去core/basic/翻对应类即可。官方文档随发布包提供含英、德、西、中等多种语言的 First Steps 章节、74xx 芯片清单和快捷键表仓库src/main/下的dig/、asm/、fsm/目录收录了全部示例电路、汇编程序和状态机文件每一个都是可打开、可修改、可仿真的学习材料。一个能免费用、五分钟跑通、从单个逻辑门一路搭到处理器的数字电路仿真器就是 Digital 的全部卖点——对学习者而言够用且好用。【免费下载链接】DigitalA digital logic designer and circuit simulator.项目地址: https://gitcode.com/gh_mirrors/di/Digital创作声明：本文部分内容由AI辅助生成（AIGC），仅供参考 Digital：从逻辑门到处理器，三步跑通的免费数字电路仿真器
Digital从逻辑门到处理器三步跑通的免费数字电路仿真器【免费下载链接】DigitalA digital logic designer and circuit simulator.项目地址: https://gitcode.com/gh_mirrors/di/DigitalDigital 是一款面向教学设计的免费数字逻辑设计器与数字电路仿真器你在画布上连出电路它立刻按逐门延迟仿真把每个信号的 0/1 状态和波形直接显示出来适合学生、自学者和想快速验证电路想法的技术用户。为什么学数字电路需要它先说结论Digital 最大的价值是把纸上推演变成即时验证。学数字电路时最常见的困境是真值表、门电路、触发器都写在纸上但你永远看不到电路动起来的样子——某个节点在时钟沿之后到底变不变、信号间有没有竞争冒险全靠脑补。Digital 的仿真模式是逐门延迟计算的时钟一触发所有信号的 0/1 状态会沿着连线一级一级传播画面上线路颜色、LED、测量图表里的波形同步变化。你连错的线、搭反的触发器几秒钟内就能看见而不是等到考试或下板才发现问题。对初学者来说这种即时反馈就是它和课本最大的区别。安装到看见第一条波形结论Digital 不需要安装解压即运行第一条波形几分钟内就能跑出来。下载 Digital.zip 后解压即可Linux 下运行 shell 脚本启动Windows 和 MacOS 直接双击 JAR 文件运行。唯一的运行依赖是 Java 运行环境JRE 8 及以上。如果双击没有反应也可以在解压目录的命令行里执行java -jar Digital.jar。启动后界面是一块点阵画布顶部的 Components 菜单就是全部零件Logic 是各类门IO 是输入输出端子Wires 是连线工具还有 Flip-Flops、Memory、Arithmetic 等分组。把两个输入端子和一个或门Or拖出来用 Wires 里的连线上鼠标把引脚接好再放一个 Output 到输出端点一下工具栏的运行按钮点击输入端子切换状态Output 上的红点就会实时翻转。给信号再挂一个测量探针Probe测量图表里就出现了你的第一条数字波形。到这一步工具链已经完整跑通设计、连线、仿真、观察全在一个窗口里。从逻辑门到处理器数字电路课程的知识脉络正好对应 Digital 里的三个阶段。组合逻辑真值表与卡诺图互推。组合逻辑电路是指输出只由当前输入决定、没有记忆的电路。Digital 的 Analysis 菜单支持双向转换给一张真值表它帮你用卡诺图K-Map化简出最简布尔表达式再生成对应的与门、或门、非门电路反过来画好的电路也能反推出真值表和表达式。左边电路、右边表格、上方卡诺图同屏联动做化简练习时可以随时对照验证。时序电路与状态机。加入触发器后电路就有了记忆时序设计最难的是状态划分。Digital 内置一个有限状态机编辑器FSM即状态机你可以先在纸上思维画出状态圈和转移条件它帮你生成状态转移表再直接综合出由 JK 触发器和组合门构成的实现电路。仓库自带的交通灯例子就是这个流程的完整示范右侧 FSM 窗口画红、黄、绿、灭四个状态左侧电路里三个 JK 触发器负责记住当前状态组合门算出下一拍该亮哪盏灯。系统级设计一个能跑 MIPS 指令的处理器。示例库里的 Processor.dig 是一个单周期 CPU程序计数器PC、寄存器堆、ALU算术逻辑单元负责加减与逻辑运算、ROM、RAM、控制单元和时钟全部用前面两种阶段的零件搭起来仿真时钟可跑到 120 kHz。初学者可以把整张图打开逐个点开组件看内部从门电路一路追踪到指令执行这是理解指令到底怎么变成电信号最直观的方式。测试验证、导出与上板仿真能看对不对但证明它对要靠测试。Digital 允许你为电路写测试用例给定输入序列断言某个节点在某个时刻必须是什么值然后一键执行。项目自身的代码测试覆盖率约 80%仓库里几乎每个示例电路都附带了测试用例你可以照着格式给自己的电路写断言。设计完成后它也不困在仿真里电路可以导出为 VHDL 或 Verilog 硬件描述代码直接对接真实 FPGA 开发板官方支持 BASYS3 和 TinyFPGA BX 两块入门板卡示例库里就有能跑在 BASYS3 上的处理器版本。另外组件库里收录了常用的 74xx 系列集成电路计数器、触发器、多路复用器、寄存器等做课程实验时可以直接调用带真实引脚编号的芯片而不必每次用门电路重新搭。它适合谁、不适合谁适合的人群很明确数字电路/计算机组成原理的学生需要画图和波形来理解原理的人以及想用低成本 FPGA 验证中小规模电路的设计者。它免费、无安装负担、逐门延迟仿真足够真实教学场景里几乎没有替代品。但边界也要说清楚Digital 面向教学与中小规模电路不是工业级 EDA 工具。没有布局布线、时序收敛分析和大团队协同流程大规模 SoC 或需要量产验证的项目还是要交给专业 EDA 软件。把 Digital 当作学习阶段的起点和原型验证工具定位就对了。源码结构与延伸资源Digital 是纯 Java 实现主源码在 src/main/java/de/neemann/digital/ 下按职责分模块analyse/是组合与时序电路的分析综合真值表、卡诺图builder/负责生成 PLD 的 JEDEC 文件hdl/是 VHDL/Verilog 的导出与解析draw/是画布与图形系统gui/是主界面core/存放各元器件的仿真实现。想看某个门是怎么仿真的去core/basic/翻对应类即可。官方文档随发布包提供含英、德、西、中等多种语言的 First Steps 章节、74xx 芯片清单和快捷键表仓库src/main/下的dig/、asm/、fsm/目录收录了全部示例电路、汇编程序和状态机文件每一个都是可打开、可修改、可仿真的学习材料。一个能免费用、五分钟跑通、从单个逻辑门一路搭到处理器的数字电路仿真器就是 Digital 的全部卖点——对学习者而言够用且好用。【免费下载链接】DigitalA digital logic designer and circuit simulator.项目地址: https://gitcode.com/gh_mirrors/di/Digital创作声明：本文部分内容由AI辅助生成（AIGC），仅供参考