目录前言1、 文档及代码获取2、 IP添加3、 IP使用前言在进行Xilinx FPGA开发时部分IP只有动态控制DRP接口没有AXI-lite接口这就导致在标准化设计是有一定缺陷Xilinx 提供了一个专门的参考设计 XAPP1214其中包含了一个现成的自定义 IP 核用于实现 AXI4-Lite 到 DRP 的桥接。1、 文档及代码获取参考文件下载地址官网IP源文件下载地址官网IP源文件需用户名和密码CSDN IP源文件下载地址2、 IP添加将下载文件放置本地电脑一般放置在vivado安装目录通目录。打开vivado工程进入设置界面将下载的IP源文件解压后添加到用户IP目录如下图。添加完成后在IP catalog中即可产看到对应IP3、 IP使用在BD或者IP catalog中选择drp_bridge按需求配置drp接口即可主要是drp接口数量数据位宽和地址位宽等。选择不同的地址位宽和数据位宽下图中红框内会提示对应的地址空间如下图中地址位宽为10对应1024个地址数据位宽为32对应4字节所以每个通道的空间为4096字节。有4个drp接口所以AXI总线的地址空间必须大于4096*4即16384字节。4个drp接口的地址按顺序连续分布的如下图中drp0基地址为0x0000drp1基地址为0x1000drp2基地址为0x2000drp3基地址为0x3000。