完成叠层和阻抗参数计算之后布线实施环节的设计细节会直接决定多层板实物阻抗是否满足技术要求。很多工程师拿到工厂反馈线宽完全按照计算值绘制TDR 测试阻抗依然超差。问题往往不在于线宽数值而是布线过程破坏传输线环境跨分割参考平面、差分对内耦合距离变化、阻抗线旁边大铜箔干扰、过孔带来阻抗不连续。本篇针对布线环节梳理多层板单端阻抗、差分阻抗的实操技术要求规避常见设计陷阱。​一、单端阻抗信号线布线核心约束单端 50Ω 阻抗广泛用于 DDR 数据地址时钟线路。首先阻抗走线全程参考平面必须完整禁止穿过地平面开槽、分割缝隙。一旦走线跨过分割槽信号回流被迫绕远路传输结构改变阻抗产生跳变引发信号反射。其次阻抗走线周围和相邻铜箔、铺铜保持安全距离不能让大面积铜箔距离阻抗线过近否则额外耦合电容改变传输线阻抗。一般要求阻抗线路距离旁边铺铜≥3 倍走线宽度。阻抗线宽度中途不要随意切换不能一段宽一段窄线宽突变位置阻抗会发生不连续。如果必须换层要使用成对过孔同时保证换层之后新层依然拥有完整参考平面。另外阻抗线路尽量减少分支 T 型节点T 分支会形成阻抗不连续点高速信号应当规避分支拓扑。二、多层板差分阻抗布线关键技术要求差分阻抗不等于两条 50Ω 单端简单相加差分阻抗受单线阻抗和两条走线之间耦合程度共同控制。差分阻抗技术要求包含差分阻抗目标值同时对内两条走线的单端阻抗也要控制。很多工程师只关心差分阻抗数值忽略两条线单端一致性对内阻抗失衡会产生共模噪声EMI 测试容易失败。差分对内两条走线必须保持恒定耦合间距不能局部忽宽忽窄。转弯优先采用 45° 角不建议锐角直角转弯不要局部拉大或者压缩差分对内间距。差分对尽量全程同层走线不要中途切换不同信号层。如果必须换层两条信号线同步打孔过孔参数完全一致保证两条路径环境对称。差分对下方参考平面不能分割差分信号同样不能跨越平面分割槽。差分对内的长度匹配是和阻抗并行的技术指标对内偏差要控制在规范以内。需要注意蛇形补偿部分不能改变差分对内耦合间距部分工程师做等长时把蛇形部分拉开间距造成局部差分阻抗漂移。三、过孔对多层板阻抗的破坏以及设计约束多层板大量使用通孔、盲埋孔过孔焊盘、反焊盘会改变局部传输结构带来阻抗凹陷也就是阻抗不连续点。过孔是多层板阻抗失控高频风险点。过孔焊盘尺寸偏大反焊盘开孔不足会造成局部阻抗下降反焊盘开得过大阻抗又会抬高。高速阻抗信号线过孔焊盘、反焊盘尺寸要进行阻抗仿真评估。差分信号过孔两个过孔的反焊盘要保持对称避免两条线路阻抗差异。当信号速率很高过孔 stub 残桩会恶化信号质量需要采用背钻工艺消除残桩背钻同样要写进阻抗配套技术要求。阻抗走线进入 BGA 扇出区域扇出过孔反焊盘不能破坏参考平面完整性。四、阻抗走线与器件焊盘连接位置阻抗管控器件焊盘尺寸大于阻抗走线线宽焊盘位置等效容性负载阻抗出现跌落。在多层板设计中阻抗线路接入 IC 焊盘不要直接突然放大到焊盘宽度条件允许可做渐变过渡处理。BGA 扇出区域从焊盘引出的短扇出线段阻抗会偏离标称值需要控制扇出长度把阻抗不连续段压缩到最短。多层板 HDI 结构盘中孔同样会带来局部阻抗畸变高速阻抗信号谨慎使用盘中孔。很多工程师只关注长距离主干走线阻抗忽视器件焊盘、扇出、过孔局部阻抗畸变虽然主干线路阻抗达标但是局部阻抗突变造成系统误码。五、阻抗布线 DFM 自查清单投板前完成阻抗布线自查阻抗信号线没有跨越参考平面分割阻抗走线没有随意切换线宽差分对内间距全程保持不变差分对尽量同层换层过孔成对对称阻抗线路与周边铺铜隔离足够过孔反焊盘尺寸合理蛇形等长不破坏差分耦合BGA 扇出阻抗不连续段尽量缩短。同时输出文件时不要修改已经确认好的阻抗线宽参数。